“数字逻辑”试题_2006-2007期末中文A_答案.docVIP

填空题 （每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（ ）电平或者输入信号连接端上。 2、DAC的功能是将（ ）输入成正比地转换成模拟输出。 3、 EPROM可存储一个（ ）输入4输出的真值表。 4、74X163的RCO输出有效条件是：仅当使能信号（ ）有效，并且计数器的状态是15。 5、已知二进制原码为 ( 001101) 2 , 问 对应的8-bit的补码为 ( )2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（ ）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( )只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（ ）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（ ）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’ 组合电路分析： （共10分） 1．求逻辑函数 最简和之积表达式。 （4分） (2). 已知逻辑函数 F=W+XZ+XY， 请写出与该函数对应的最小项列表表达式： (3). 请完成给定电路的定时图（假设每一个逻辑门均有一个单位的时延Δ）。 (3分) 解： 试用一片三输入八输出译码器（74X138）’BD’ + A’CD’ + BCD’ 写出真值表，画出电路连接图。译码器如下图所示。 （10分） 五、一个2_BIT比较器电路接收2个2_BIT 数P(P=P1P0)和Q(Q=Q1Q0)。现在要设计一个电路使得当且仅当PQ时，输出FPQ为“1”。请你写出与该电路要求对应的真值表。 （5分） 解： 六、时序电路设计： （共20分） 2、已知针对D触发器的激励/输出表如表所示，请导出对应的激励方程、输出方程； （8分） 3、已知针对J_K触发器的激励方程、输出方程如下，请画出电路图,时钟上升沿有效。 （5分） 激励方程： J0=( A⊕Q1 )’ ; K0=( A Q1)’ J1= A⊕Q0 ; K1=(A’Q0)’ 输出方程: Y=((AQ1)’(A’Q0))’ 七、时序电路分析： （共15分） 1、已知电路如图所示，写出电路的激励方程、输出方程、转移方程和建立转移/输出表; (8分) 转移方程： 2、已知某时序电路的转移方程和输出方程如下，请画出与输入波形对应的输出Y的波形图（设起始状态为Q1,Q0=00，时钟上升沿有效）’+Q0’A Q1*=Q1A’+Q1’Q0A+Q1Q0’A 输出方程: Y=Q1Q0A 波形图： 八、74x163为同步清零，同步计数的4位二进制计数器，利用74X163和必要的门电路设计一模14计数器，计数序列为：1、2、3、4、5、6、7、8、9、10、11、12、13、15、1、2…..。完成设计并画出电路。（10分)