[微机原理总复习.pptVIP

微型计算机的概念结构 微型计算机系统的组成 存储器（内存或主存） 内存由一个个内存单元组成，每个单元中一般存放一个字节(8位)的二进制信息。内存单元的总数目叫内存容量。 内存中存放的数据和程序形式上都是二进制数。 微机通过给每个内存单元规定不同的地址来管理内存。 内存操作 1. 机器数和真值 结论: ①原码、反码、补码的最高位都是表示符号位。符号位为0时，表示真值为正数，其余位都为真值。符号位为1时，表示真值为负数，其余位除原码外不再是真值。 ②对于正数，三种编码都一样；对于负数,三种编码互不相同。所以原码、反码、补码本质上是用来解决负数在机器中表示的三种不同的编码方法。 ③二进制位数相同的原码、反码、补码所能表示的数值范围不完全相同。 2. 溢出与溢出判断 计算机中无符号数的运算 8086内部结构 指令流水线 存储器分段 ? 物理地址和逻辑地址 ? 逻辑地址与物理地址的变换 第三章 汇编语言及编程 标准的单模块源程序框架 返回DOS状态的方法 (4) 将主程序定义为远过程 半导体存储器的分类 SRAM和ROM存储芯片的接口共性 8088/8086 CPU的I/O编址方式 采用I/O独立编址方式(但地址线与存储器共用) 地址线上的地址信号用 来区分： 时为I/O地址 I/O操作只使用20根地址线中的16根： A15 ～ A0 可寻址的I/O端口数为64K(65536)个 I/O地址范围为0～FFFFH IBM PC只使用了1024个I/O地址(0～3FFH) I/O设备的同步控制方式通常有四种： 程序查询式控制 中断驱动式控制 直接存储器存取式控制 延时等待式控制 CPU响应外部可屏蔽中断请求，通常要满足以下条件： 置位了中断请求触发器。 中断屏蔽触发器处于非屏蔽状态。 CPU内部是中断开放的（CPU内部中断允许触发器IF=1）。 没有更高优先级别的中断请求正在被响应或正发出、正挂起。 CPU正在执行的现行指令已经结束。 8086系统采用中断类型(向量)码来识别不同的中断源，每个中断源都有一个与它相对应的中断类型码 。 溢出、断点、除法溢出、单步、非屏蔽中断的类型码为固定值 软件中断的类型码由指令给出 可屏蔽中断的类型码由PIC给出 CPU响应INTR中断时，会产生两个中断响应总线周期，要求PIC在第2个中断响应总线周期把中断类型码放到数据总线上，供CPU读入。 中断向量表 中断向量表 存放各类中断的中断服务程序的入口地址 每个入口占用4 Bytes，低字为段内偏移，高字为段基址 表的地址位于内存的00000H～003FFH，大小为1KB，共存放256个中断服务子程序的入口地址。 模拟量I/O通道的组成 8255 端口C按位置0/置1控制字 8253的方式控制字（A1A0＝11） 也称为“标准序”方法。这种方法是在代码段开始处按下述方式定义主程序： ? CODE SEGMENT … ASSUME … 主过程名 PROC FAR PUSH DS SUB AX，AX ；标准序 PUSH AX ? RET 主过程名 ENDP ? END 主过程名 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 伪指令语句 对于三种基本结构程序会分析和设计 掌握最简单的子程序设计与调用即可 下列程序执行完后，AX=？BX=？ XOR AX，AX MOV BX，AX MOV CX，10 KK： ADD AX，BX INC BX LOOP KK 掌握SEG OFFSET $ PTR DB DW DUP EQU SEGMENT/ENDS PROC/ENDP ASSUME Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 第四章 复习要点 · 总线的概念（总线标准、总线周期、时钟周期、指令周期） 微机系统中的各种操作本质上都是通过各级总线进行的信息交换，统称为总线操作。 同一时刻，总线上只能允许一对模块进行信息交换。当有多个模块都要使用同一总线进行信息传输时，只能采用分时方式，即将总线时间分成很多段，每段时间可以完成模块之间一次完整的信息交换