大学计算机组成原理--第6章、中央控制器.pptx

第六章、中央控制器outlineCPU的功能和组成控制器控制原理指令周期（★★★）时序产生器和控制方式硬布线控制器微程序控制器（★★★）流水线处理器CPU的组成和功能CPU的组成CPU的功能CPU中的主要寄存器操作控制器时序产生器CPU的组成运算器算术运算/逻辑运算控制器从内存取出一条指令,并指出下条指令的地址对指令进行译码,产生相应的控制信号产生执行部件的运行所需要的控制信号指挥并控制CPU,内存和I/O设备之间的数据传送CPU的功能取出指令并执行指令的部件------CPU数据加工----ALU.算术/逻辑运算；指令控制：指令执行的顺序控制;操作控制: 产生各种操作信号;时间控制: 控制操作信号的发生时间;CPU中的主要寄存器PC(Program Counter)----程序计数器AR(Address Register)---地址寄存器DR(Data Register)----数据缓冲寄存器IR(Instruction Register)-----指令寄存器AC(Accumulate Count)---累加寄存器PSW (Program Status Word)程序状态字控制器基本组成PC (Program Counter)----程序计数器IR (Instruction Register)-----指令寄存器ID (Instruction Decoder)---指令译码器OC (Operate Controller)---操作控制器TG (Timer Generator) ---时序发生器指令译码器对指令进行分段（操作码、地址码）译码，指出指令的操作方式、寻址方式为操作控制器提供输入信号操作控制器根据指令操作码和时序信号,产生各种控制信号 ,以便建立正确的数据通路,从而完成取指令和执行指令的控制。硬布线控制器 (时序逻辑型) (硬件实现)微程序控制器(存储程序型) (软件实现)数据通路------多寄存器间传送信息的通路。时序产生器产生各种时序信号(电位,脉冲)；对各种操作实施时间上的控制。AXBX20CLACX21ADD 30DX22STA 4023NOPDR24JMP 21…30000 004…40000 006运算器结构移位器ALUPSW操作数X操作数Y左路开关选择右路开关选择数据总线DBUS20CLA21ADD 3022STA 4023NOP24JMP 21…30000 004…40000 006ADD AX,BX移位器ALUPSW操作数X操作数Y左路开关选择右路开关选择AX=6AX=2BX=4CXDXDR数据总线DBUS20CLA21ADD 3022STA 4023NOP24JMP 21…30000 004…40000 006ADD AX,[30]移位器ALUPSW操作数X操作数Y左路开关选择右路开关选择AX=6AX=2BX=4CXDXDR=4DR数据总线DBUS操作控制器OC时序产生器TG执行指令控制程序计数器PCACPSW000 000累加器ACPSWIR指令寄存器IR地址寄存器ARARDR缓冲寄存器DR20CLA21ADD 3022STA 4023NOP24JMP 21…30000 006…40000 004ALUCPU指令译码器地址总线ABUS数据总线DBUSCPU基本结构主机基本组成本章主要内容CPU的功能和组成控制器控制原理指令周期（★★★）时序产生器和控制方式硬布线控制器微程序控制器（★★★）流水线处理器指令周期（★★★）指令周期基本概念CLA指令周期ADD指令周期STA指令周期NOP指令周期JMP指令周期指令周期基本概念时钟周期：T,节拍脉冲CPU 周期：机器周期，从内存读出一条指令的最短时间指令周期：从内存取一条指令并执行该指令所用的时间。由若干个CPU周期组成。一个CPU周期又包含若干个时钟周期（节拍脉冲） T周期T1T2T3T4T1T2T3T4机器周期（取指令）机器周期（执行指令）指令周期指令周期基本概念（★★★） 取指令周期 取操作数周期 （可无） 执行周期取指令PC+1执行指令开始CLA指令周期（累加器清0）1个CPU周期1个CPU周期取指令PC+1取下条指令PC+1开始执行指令指令译码取指令阶段执行指令阶段ALU操作控制器时序产生器执行指令控制指令译码器程序计数器PCAC000000000000 020000 021累加器ACCLAIR指令寄存器IR+1地址寄存器ARAR000 020CL