[第三章VHDL语言的数据类型及运算操作符.pptVIP

[第三章VHDL语言的数据类型及运算操作符.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[第三章VHDL语言的数据类型及运算操作符

第三章 VHDL语言的数据类型及运算操作符   3.1 VHDL语言的客体及其分类 在VHDL 语言中,可以赋予一个值的的对象就称为客体或对象,它接受不同数据类型的赋值 。 对象主要包括以下3种: 信号(SIGNAL ) :对应物理意义上是实际电路连接线。--说明全局量 变量(VARIABLE ) :相当于暂存寄存器,变量值不是最终的结果。--说明局部量 常数(CONSTANT) :如电源、地等,用来描述固定的值。 --说明全局量 3.1.1常数(Constant) 常量是指在设计实体中不会发生变化的值,它可以在很多部分进行说明,并且可以是任何数据类型。 常量的定义和设置主要是为了使设计实体中的常数更容易阅读和修改。例如,将位矢的宽度定义为一个常量,只要修改这个常量就能很容易地改变宽度,从而改变硬件结构。在程序中,常量是一个恒定不变的值,一旦作了数据类型的赋值定义后,在程序中不能再改变,因而具有全局意义。 格式: CONSTANT 常数名:数据类型:=表达式; 例: CONSTANT VCC: REAL:=5.0; CONSTANT DALY:TIME:=100ns; CONSTANT BUS:BIT_VECTOR:=“1010 ” CONSTANT G1:BIT:= ‘ 1’; 数据类型和表达式表示的数据类型应该一致。 ‘ ’表示是位信息, 而 “ ”表示的是位矢量信息。 常量定义语句所允许的设计单元有实体、结构体、程序包、块、进程和子程序。在程序包中定义的常量可以暂不设具体数值,它可以在程序包体中设定。 常量的可视性,即常量的使用范围取决于它被定义的位置。在程序包中定义的常量具有最大全局化特征,可以用在调用此程序包的所有设计实体中;定义在设计实体中的常量,其有效范围为这个实体定义的所有的结构体;定义在设计实体的某一结构体中的常量,则只能用于此结构体;定义在结构体的某一单元的常量,如一个进程中,则这个常量只能用在这一进程中。 总结: 在运行中不变,若要改变必须要改变设计,也就是说改变常量说明,重新编译。 常量必须在程序的实体、结构体或过程的说明区中,对其标识符类型常量值进行指定。 定义在实体中的常量仅在实体中使用。以此类推。 3.1.2变量(Variable) 变量是局部变量,只能在进程、过程、函数中使用和定义。 格式: VARIABLE 变量名:数据类型 约束条件:=表达式; 例: VARIABLE x,y:INTEGER VARIABLE x,y:INTEGER RANGE 0 TO 255:=10 在程序中,变量的赋值是立即生效的,不能产生附加延时。 tmp1:=tmp2+tmp3 AFTER 10ns × 变量作为局部量,其适用范围仅限于定义了变量的进程或子程序中。仿真过程中惟一的例外是共享变量。变量的值将随变量赋值语句的运算而改变。变量定义语句中的初始值可以是一个与变量具有相同数据类型的常数值,也可以是一个全局静态表达式,这个表达式的数据类型必须与所赋值变量一致。此初始值不是必需的,综合过程中综合器将略去所有的初始值。 变量数值的改变是通过变量赋值来实现的,其赋值语句的语法格式如下: 目标变量名:=表达式; 总结: (1)变量值是直接的,在某一时刻,仅包含一个值。 (2)赋值和初始化符号 := (3)变量不能表示连线或存贮元件 3.1.3 信号(Signal) 信号是描述硬件系统的基本数据对象,它类似于连接线。信号可以作为设计实体中并行语句模块间的信息交流通道。在VHDL中,信号及其相关的信号赋值语句、决断函数、延时语句等很好地描述了硬件系统的许多基本特征。如硬件系统运行的并行性;信号传输过程中的惯性延时特性;多驱动源的总线行为等。 信号作为一种数值容器,不但可以容纳当前值,也可以保持历史值。这一属性与触发器的记忆功能有很好的对应关系。 信号初始值的设置不是必需的,而且初始值仅在VHDL的行为仿真中有效。 与变量相比,信号的硬件特征更为明显,它具有全局性特性。 信号的说明通常在ARCHITECTURE、PACKAGE、ENTITY中进行的。 信号的定义格式如下: SIGNAL 信号名: 数据类型 约束条件:=初始值; 示例: SIGNAL S1:STD_LOGIG:=0; --定义了一个标准位的单值信号S1,初始值为低电平 SIGNAL S2,

文档评论(0)

zhuanyewd + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档