[HBE-EMPOSIII-SV210实验箱的构成.docVIP

实验目的： S5PV210处理器的结构及特点；掌握HBE-EMPOSIII-SV210的系统构造及特征。 实验内容： S5PV210 处理器构造及特征 HBE-EMPOSIII-SV210基于采用ARM公司CortexTM-A8内核的三星S5PV210，是一种嵌入式教学用具。在了解HBE-EMPOSIII-SV210的系统结构之前，我们将对S5PV210做简要说明，并简单了解一下处理器的结构及特点。 [图 11] S5PV210 的框图 S5PV210的框图如[图1-1]所示。从图中可知，S5PV210由ARM内核、系统外围设备（System Peripheral）、多媒体（Multimedia）、存储器接口（Memory Interface）、电源管理（Power Management）、连通性（Connectivity）等功能块构成。 S5PV210基于三星开发的ARM CortexTM -A8，是一种实现ARM架构V7-A的32位RISC微处理器。它为要求低耗电、高性能的移动及普通应用提供解决方案。此外，为提供3G和3.5G通信服务相关的优化硬件性能，S5PV210还具有64位内部总线结构。 S5PV210针对动作视频处理（Motion Video Processing）、显示控制及缩放（Display Control And Scaling）等，内置了多个功能强大的硬件加速器。其中，MFC（Multi Format Codec，多格式编码译码器）提供了有关MPEG-1/2/4、H.263/H.264的编码和解码，还提供了有关VC1、Divx的解码。此外，这种硬件加速器还支持实时电视会议和模拟电视输出、HDMI接口。. S5PV210 的特征如下。 ARM CortexTM-A8 based CPU Subsystem with NEON 32/32KB I/D Cache, 512KB L2 Cache Operating frequency up to 800 Mhz at 1.1V, 1 GHz at 1.2V 64-bit Multi-layer bus architecture MSYS domain for ARM CortexTM-A8, 3D engine, Multi Format Codec and Interrupt Controller Operating frequency up to 200 Mhz at 1.1V DSYS domain mainly for Display IPs(such as LCD controller, Camera interface, and TVout), and MDMA Operating frequency up to 166 Mhz at 1.1V PSYS domain mainly for other system component such as system peripherals,external memory interface, peri DMAs, connectivity IPs, and Audio interfaces. Operating frequency up to 133 Mhz at 1.1V Audio domain for low power audio play Advanced power management for mobile applications 64KB ROM for secure booting and 128KB RAM for security function 8-bit ITU 601/656 Camera Interface supports horizontal size up to 4224 pixels for scaled and 8192 pixels for un-scaled resolution Multi Format Codec provides encoding and decoding of MPEG-4/H.263/H.264 up to 1080p@30fps and coding of MPEG-2/VC1/Divx video up to 1080p@30fps. JPEG codec support up to 80 Mpixels/s 3D Graphics Acceleration with programmable shader up to 20M triangles/s and 1000 Mpixels/s 2D Graphics Acceleration up to 160MPixels/s 1/2/4/8 bpp Pall