组成原理复习题..doc

第二章 运算方法和运算器 1.设x=2010×0y=2100×（-0，求x+y。(答案参考课本P55~P56) 解：假设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，隐藏位1已经放在小数点后面，则它们的浮点表示分别为 [x]浮=00010， 0[y]浮=00100 0（1）求阶差并对阶 △E=Ex-Ey=[ Ex]补+[-Ey]补=00010+11100=11110 即△E为-2，x的阶码小，应使Mx右移2位，Ex加2，[x]浮=00010， 011） 其中（11）表示Mx右移2位后移出的最低两位数。 (2)尾数求和 011） + 1 ______________________________ 111) (3)规格化处理 尾数运算结果的符号位和最高数值位为同值，应执行左规处理，结果为110） 阶码为00011。 （4）舍入处理 采用0舍1入法处理，则有 1 + 1 _______________________ 1(5)判溢出 阶码符号位为00，不溢出，故得最终结果为 x+y=2001×（-0 2.设计一个ALU（4位），完成加、减、取反、取补、逻辑乘、逻辑加、传送、加1等8种运算功能。 解 Cn+i+1 Cn+i Xi Yi S0 S1 S2 Ai Bi 000:逻辑0 001：AB 010：A+B 011：A 异或B 100：A加B 101：A减B减1 110：A加A 111：A 其中，000~011为四种逻辑运算，100~111为四种算术运算。根据功能表可以很容易地设计出简化的函数发生器。 第三章 存储器 1.用16K×16位的DRAM芯片构成64K×32位存储器。问需要多少个这样的DRAM芯片？画出该存储器的组成逻辑框图。 解：DRAM芯片容量为16K×16位=214×16 片内地址线14位（A13—A0），数据线16位。 存储器容量为64K×32位=216×32 全部地址线16位（A15—A0），数据线32位。 所需芯片总数为（64K×32）÷（16K×16）=8（片） 因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2:4译码器选择。 存储器的组成逻辑框图如下： 2.已知某16位机的主存采用半导体存贮器，地址码为18位，若使用8K×8位SRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式。问： （1）若每个模板为32K×16位，共需几个模块板? （2）每个模块内共有多少片RAM芯片? （3）主存共需多少RAM芯片？CPU如何选择模块板？ 解：（1）由于主存地址码给定18位，所以最大存储空间为218 = 256K，主存的最大容量为256KB。现每个模块条的存储容量为32KB，所以主存共需256KB / 32KB = 8块板。 （2）每个模块条的存储容量为32KB，现使用4K×4位的RAM芯片拼成4K×8位（共8组），用地址码的低12（A0——A11）直接接到芯片地址输入端，然后用地址的高3位（A14——A12）通过3 ：8译码器输出分别接到8组芯片的选片端。共有8×2 = 16个RAM。 （3） 据前面所得，共需8个模条，每个模条上有16片芯片，故主存共需8×16 =128片RAM芯片。 3.设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织，存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。求：顺序存储器和交叉存储器的带宽各是多少？使用交叉方式的好处？ 解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是： q = 64位 × 8 = 512位 顺序存储器和交叉存储器连续读出8个字所需的时间分别是： t1 = mT = 8×100ns = 8×10-7 s t2 = T + (m-1)τ = 100ns + 7*50ns =450