[计算机组成原理作业.docVIP

第1章 计算机系统概论作业 1.1 写出计算机的主要技术指标。 【解】 机器字长：指CPU中ALU一次能处理二进制数据的位数。通常CPU的数据总线以及运算器的位数同计算机的字长一致。计算机的字长同处理能力和计算精度有关。字长越长，计算精度就越高，处理能力也就越强。 运算速度：以每秒钟能执行多少条指令来表示的，用来衡量计算机运算的快慢程度。常用以MIPS（Million Instruction Per Second，每秒钟百万条指令）为描述单位 【答】芯片容量为：8K×8bits=8KB 32KB容量的存储器需要4片8KB存储芯片； 4芯片地址分配如下： 芯片0：0000H～1FFFH 芯片1：2000H～3FFFH 芯片2：4000H～5FFFH 芯片3：6000H～7FFFH 芯片译码地址分配如下： A13A14A15对应3-8译码器的输入端ABC，Y0～Y3译码输出分别选择芯片0～芯片3的片选CS；WR输出至存储芯片的WE端，MREQ直接输出至G1，反相输出至G2AG2B。 4.8 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问： （1）若每个模块条为32K×8位，共需几个模块条？ （2）每个模块条内有多少片RAM芯片? （3）主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？ 【答】 （1）地址码为18位，所允许的最大主存空间为218B=256KB 256KB / 32K×8位 = 8，共需8个模块条 （2）32K×8位 / 4K×4位 = 16，每个模块条内有16片RAM 芯片 （3）16×8 = 128，主存共需128个RAM芯片 CPU需使用3地址线来选择各模块，使用3-8译码器。 4.11 一个具有8KB直接映象Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。 （1）求该主存地址中区号、块号和块内地址的位数。 （2）求主存地址为ABCDEF16的单元在Cache中的位置。 【答】( 1 ) 区号 = 32MB / 8KB = 4K, 12位 块号 = 8KB / 4×4B = 512 , 9位 块内地址 = 4×32 / 8 = 16 , 4位 (字节地址) ( 2 ) 主存地址为ABCDEF16的单元其二进制地址为： 0 1010 1011 1100 1101 1110 1111 (注意主存字节地址为25位) 区号为0 1010 1011 110 块号为0 1101 1110 数据在Cache中的位置是 0 1101 1110 1111，即 DEF16 4.16 一个组相联映象Cache由64个存储块构成，每组包含4个存储块。主存包含4096个存储块，每块由128字组成，访存地址为字地址。 （1）求一个主存地址有多少位？一个Cache地址有多少位？ （2）计算主存地址格式中，区号、组号、块号和块内地址字段的位数。 【答】 (1) 主存4096块—12位, 每块128字—7位, 共19位。 Cache 64块—6位, 每块128字—7位, 共13位 (2) 区号 = 主存块数 / Cache块数 = 4096 / 64 =64 (6位) 组号 = Cache块数 / 组内块数 = 64 / 4 =16 (4位) 组内块号为4 (2位) 块内地址为7位(字地址，每块128字) 主存地址格式如下： 6位 4位 2位 7位 4.18 有一个”Cache-主存”存储层次。主存共分为8个块(0～7)，Cache为4个块(0～3)，采用组相联映象，组内块数为2块，采用LRU(近期最少使用法)的替换算法。 （1）画出主存、Cache地址的各字段对应关系; （2）画出主存、Cache空间块的映象对应关系的示意图; （3）对于如下主存块地址流：1、2、4、1、3、7、0、1、2、5、4、6、4、7、2，请列出每次访问后Cache 中各块的分配情况。 4．19 设Cache的工作速度为主存的8倍，Cache被访问命中的概率为0.90，问采用Cache后，存储器性能提高多少？ 【答】Ta = 0.1 Tm +0.9×Tm / 8