[第六章存储器讲义.pptVIP

存 储 器 半导体存储器的分类及特点 随机存取存储器 RAM 只读存储器 ROM 主存储器的设计 存储器的分类及特点 存储器的分类 存储器的分类及特点 存储器的分类 存储器的分类及特点 存储器的分类 存储器的分类及特点 存储器的存储量 存储器的分类及特点 半导体存储器的性能指标 RAM —— 随机存取存储器 RAM的类型 SRAM —— 随机存取存储器 静态 SRAM 存储位结构图 SRAM —— 随机存取存储器 SRAM芯片内部原理图 SRAM —— 随机存取存储器 SRAM常用芯片及存储量 SRAM —— 随机存取存储器 SRAM 芯片的引脚特点 SRAM —— 随机存取存储器 SRAM芯片6264 介绍 SRAM —— 随机存取存储器 6264中片选线 /CE1、CE2 的应用 SRAM —— 随机存取存储器 6264中读写线 / WE、/OE 的应用 SRAM —— 随机存取存储器 6264中读写线 / WE、/OE 的应用 DRAM —— 随机存取存储器 动态 DRAM 存储位结构图 DRAM —— 随机存取存储器 DRAM存储器的特殊性 DRAM —— 随机存取存储器 DRAM芯片2164 介绍 存储器的组织 存储空间的概念 存储器的组织 系统存储空间与存储芯片 存储器的组织 存储器组织中的芯片串联 存储器的组织串联 存储器的组织 存储器组织中的芯片并联 存储器的组织并联 存储器的组织 RAM 和 ROM 的应用特点 ROM —— 只读存储器 ROM的类型 ROM —— 只读存储器 多次编程 ROM 的类型 ROM —— 只读存储器 EPROM应用过程 ROM —— 只读存储器 EEPROM应用过程 ROM —— 只读存储器 EPROM 2732 芯片介绍 主存储器的设计 存储器芯片的选择 主存储器的设计 存储器芯片与CPU 的连接 主存储器的设计 存储器芯片片选控制方式 主存储器的设计 线选法的应用 主存储器的设计 部分译码法的应用 主存储器的设计 部分译码法的应用 主存储器的设计 部分译码法的应用 主存储器的设计 部分译码法的应用 主存储器的设计 部分译码法的应用 问：若选择A11作译码输入 主存储器的设计 全译码法的应用 主存储器的设计 全译码法的应用 主存储器的设计 全译码法的应用 主存储器的设计 全译码法的应用 主存储器的设计 全译码法的应用 主存储器的设计 全译码法的应用 主存储器的设计 全译码法的应用 主存储器的设计 全译码法的应用 主存储器的设计 AB、DB、CB 总线与存储器芯片的连接 连接线 地址总线AB、数据总线DB、控制总线CB 注意点 CPU 的地址/数据复用线与 存储器的地址、数据线的连接 CPU 的地址线、控制线与 存储器的片选线的连接 CPU 的R/W控制线与 存储器的R/W线的连接 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 线选法 CPU的某条地址线直接接存储器芯片的片选端 缺点：各存储器芯片地址范围不连续 部分译码法 CPU的部分地址线参加译码 特点：一个存储器单元有多个地址值 全译码法 CPU的全部地址线参加译码 特点：一个存储器单元仅有一个地址值 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 《例》（271页）由 Z80CPU 与1KBROM、1KBRAM 构成的计算机系统方框图如下，用部分译码法， 求出ROM、RAM内存储器中的地址范围 DB /MREQ A10 Z80CPU AB 译 码 器 1KB ROM /CS 1K