实验六 触发器实六 触发器.doc

实验六 触发器 一、实验目的 1. 学习触发器逻辑功能的测试方法。 2. 熟悉基本RS触发器的组成、工作原理和性能。 3. 熟悉集成JK触发器和D触发器的逻辑功能及触发方式。 二、实验原理 触发器具有两个稳定状态，用以表示逻辑状态“1”和逻辑状态“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本的逻辑单元。 1.基本RS触发器 基本RS触发器是一种无时钟控制的低电平直接触发的触发器。它具有置“0”、置“1”和“保持”三种功能。通常端为置“1”端，因为=0时触发器被置“1”；为置“0”端，因为=0时触发器被置“0”；当==1时，状态保持。 基本RS触发器可以用两个“与非门”（如图6-1）或两个“或非门”组成。 2.JK触发器 在输入信号为双端输入的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。其状态方程为：Qn+1=J+Qn，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与为两个互补输出端，通常把Q=0、=1的状态规定为触发器的“0”状态；而把Q=1、=0规定为“1”状态。JK触发器输出状态的更新发生在CP脉冲的下降沿。 JK触发器通常被用作缓冲存储器、移位寄存器和计数器等。 3.D触发器 在输入信号为单端输入的情况下，D触发器用起来比较方便。它的状态方程为： Qn+1＝Dn，其输出状态的更新发生在CP脉冲的上升沿，所以又称为上升沿触发的边沿触发器。触发器的状态只取决于时钟到来前D端的状态，D触发器可用作数字信号的寄存、移位寄存、分频和波形发生等。 4.触发器间的转换 在集成触发器中，每一种触发器都有自己固定的逻辑功能。我们可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器转换成T和Tˊ触发器，也可将JK触发器转换成D触发器。 三、实验仪器及器件 1. DS1052E型示波器 2. EL-ELL-Ⅳ型数字电路实验系统 3. 器件：集成电路芯片 74LS00 74LS112 74LS74 四、实验内容及步骤 1.基本RS触发器的逻辑功能测试 在实验仪上选用74LS00，按图6-1连接实验电路，即为基本RS触发器。和端分别接入二个逻辑电平开关，Q和端接至二个逻辑电平指示灯的输入端。按表6-1改变输入端和的状态，观察并记录Q和端逻辑电平的变化，测试结果于表6-1中，再根据Qn+1和的状态写出触发器所处的状态。 表6-1 基本RS触发器逻辑功能测量记录 Qn+1 触发器状态 0 1 1 0 1 1 0 0 图6-1 基本RS触发器电路 图6-2 JK触发器电路 2.集成JK触发器逻辑功能测试 （1）异步置位及复位功能测试 在实验仪上选用74LS 112，按图6-2将触发器的各输入端分别接到逻辑开关上，触发器的J、K、CP端可以为任意状态，分别测试=0、=1及=1、=0时触发器Qn+1、端的逻辑状态，将结果记录于表6-2中。 （2）逻辑功能测试 在上述条件下，用单脉冲信号源（或）在触发器的CP端输入单脉冲，此时令==1，当J、K、CP端按表6-2所列状态变化时，观察并记录触发器Qn+1、端的逻辑状态的变化，将结果记录于表6-2中。 表6-2 JK触发器逻辑功能测量记录 输入 输出 CP J K Qn+1 0 1 × × × 1 0 × × × 1 1 0 0 1 1 0 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 （3）将JK触发器连接成计数状态（即J=1，K=1），然后在时钟CP端输入连续脉冲（f=1kHZ~10kHZ），用示波器观察CP、Q及的波形，将结果记录于图6-3中。 图6-3 JK触发器计数状态的波形 3．集成D触发器逻辑功能测试 （1）异步置位及复位功能测试 选择集成电路芯片74LS74，参照图6-4将触发器的CP、D、、端分别接到逻辑电平开关上，Q及端接逻辑电平指示灯的输入端，CP、D为任意状态，测试当=0、=1和=1、=0时触发器输出端的逻辑状态，记录于表6-3中。 （2）逻辑功能测试 使==1，在触发器的CP端输入单脉冲（或），当D、CP按表6-3所列状态变化时，观察CP作用前后，触发