EDA实验指导-VHDL实验讲义..docVIP

目 录 第一章 EDA_VHDL 实验设计 1-1、 应用 QuartusII 完成基本组合电路设计 1-2. 应用 QuartusII 完成基本时序电路的设计 1-3. 设计含异步清 0 和同步时钟使能的加法计数器 1-4. 7 段数码显示译码器设计 1-5. 8 位数码扫描显示电路设计 1-6. 数控分频器的设计 1-7. 在 QuartusII 中用原理图输入法设计 8 位全加器 1-8. 在 QuartusII 中用原理图输入法设计较复杂数字系统 1-9. 用 QuartusII 设计正弦信号发生器 1-10. 8 位 16 进制频率计设计 1-11. 序列检测器设计 1-12. VHDL 状态机 A/D 采样控制电路实现 1-13. 数据采集电路和简易存储示波器设计 1-14. 比较器和 D/A 器件实现 A/D 转换功能的电路设计 1-15 移位相加硬件乘法器设计 1-16 采用流水线技术设计高速数字相关器 1-17 线性反馈移位寄存器设计 1-18 循环冗余校验(CRC)模块设计 附录：GW48 EDA/SOPC 主系统使用说明 第一节：GW48 教学系统原理与使用介绍， 第二节：实验电路结构图 第三节：步进电机和直流电机使用说明 第四节：SOPC 适配板使用说明 第五节：GWCK/PK2/PK3 系统万能接插口与结构图信号/与芯片引脚对照表 第一章 EDA_VHDL 实验设计 1-1. 应用 QuartusII 完成基本组合电路设计 (1) 实验目的：熟悉 QuartusⅡ的 VHDL 文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和 硬件测试。 (2) 实验内容 1：首先利用 QuartusⅡ完成 2 选 1 多路选择器（例1-1）的文本编辑输入(mux21a.vhd)和仿真测试等步 骤，给出图 3-3 所示的仿真波形。最后在实验系统上进行硬件测试，验证本项设计的功能。 (3) 实验内容 2：将此多路选择器看成是一个元件 mux21a，利用元件例化语句描述图1-1，并将此文件放在同一目录 中。以下是部分参考程序： ... COMPONENT MUX21A PORT ( a，b，s : IN STD_LOGIC; y : OUT STD_LOGIC); END COMPONENT ； ... u1 : MUX21A PORT MAP(a=a2，b=a3，s=s0，y=tmp); u2 : MUX21A PORT MAP(a=a1，b=tmp，s=s1，y=outy); END ARCHITECTURE BHV ; 【例 1-1】 ENTITY mux21a IS PORT ( a, b, s: IN BIT; y : OUT BIT ); END ENTITY mux21a; ARCHITECTURE one OF mux21a IS BEGIN PROCESS (a,b,s) BEGIN IF s = 0 THEN y = a ; ELSE y = b ; END IF; END PROCESS; END ARCHITECTURE one ; 图 1-1 双 2 选 1 多路选择器 图1-2 mux21a功能时序波形 按照本章给出的步骤对上例分别进行编译、综合、仿真。并对其仿真波形作出分析说明。 (4) 实验内容 3：引脚锁定以及硬件下载测试。若选择目标器件是 EP1C6Q240C8，建议选实验电路模式 5（附录图 7），用键1(PIO0，引脚号为 1)控制 s0；用键 2(PIO1，引脚号为 2)控制 s1；a3、a2 和 a1 分别接 clock5(引脚号为 16)、clock0(引脚 号为 93)和 clock2(引脚号为 17)；输出信号 outy 仍接扬声器 spker(引脚号为 129)。通过短路帽选择 clock0 接 256Hz 信号， clock5 接 1024Hz，clock2 接 8Hz 信号。最后进行编译、下载和硬件测试实验（通过选择键 1、键 2，控制 s0、s1，可使扬声器输出不同音调）。 (5) 实验报告：根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过 程；给出程序分析报告、仿真波形图及其分析报告。 (6) 附加内容：根据本实验以上提出的各项实验内容和实验要求，设计 1 位全加器。首先用 QuartusⅡ完成全加器的设计，包括仿真和硬件测试。实验要求分别仿真测试底层硬件或门和半加器，最后完成顶层文件全加器的 设计和测试，给出设计原程序，程序分析报告、仿真波形图及其分析报告。 (7) 实验