系统结构实验与硬件设计实验报告.docxVIP

系统结构实验与硬件设计Ⅱ基于RISC技术的模型计算机设计实验报告实验目的了解精简指令系统计算机（RISC）和复杂指令系统计算机（CISC）的体系结构特点和区别。前面组成原理部分的“复杂模型机”是基于复杂指令系统设计的模型机。本书中所提到的复杂指令系统计算机可参照组成原理部分的“复杂模型机”来理解。实验设备PC机一台，TD-CMA实验系统一套。三、设计内容设计一台基于RISC技术的模型计算机，包含五条常用指令，并编写一段验证程序检验指令功能。四、设计原理1．指令系统设计本实验采用RISC思想设计的模型机选用常用的五条指令：MOV、ADD、LOAD、STORE和JMP作为指令系统，寻址方式采用寄存器寻址及直接寻址两种方式。指令格式采用单字节及双字节两种格式：单字节指令（MOV、ADD、JMP）格式如下P-CODE RS RD 其中，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，并规定：RS或RD 选定的寄存器00 01 10 11 R0 R1 R2 A 双字节指令（LOAD、SAVE）格式如下：７６５４（1）３２（1）１０（1）7—0（2）OP-CODE RS RD P 其中括号中的1表示指令的第一字节，2表示指令的第二字节，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，P为操作目标的地址，占用一个字节。2．RISC处理器的模型计算机系统设计数据通路图指令周期流程图3．控制器设计（1）数据通路图中的控制器部分需要在CPLD中设计。（2）用VHDL语言设计RISC子模块的功能描述程序，顶层原理图如下图所示五、VHDL程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY RISC IS PORT(T1,T2,T3,T4,I7,I6,I5,I4,I3,I2,I1,I0,CLR,Q:IN STD_LOGIC; LDR0,LDR1,LDR2,R0_B,R1_B,LD,R2_B,PC_B,LDAR,IOM,RD,WR,LDIR,LDPC,LDAC,LDDR,ALU_B: OUT STD_LOGIC; S:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END ENTITY RISC;ARCHITECTURE ART OF RISC IS SIGNAL MOV,ADD,JMP,LOAD,STA,RS_B,LDRi,F,CLK,CLK11,M1,M2,M3,M4:STD_LOGIC; BEGIN M1=Q AND T1; M2=Q AND T2; M3=Q AND T3; M4=Q AND T4; MOV = (not i7) and (not i6) and (not i5) and (not i4); ADD = (not i7) and (not i6) and (not i5) and (i4); JMP = (not i7) and (not i6) and (i5) and (not i4); LOAD = (not i7) and (not i6) and (i5) and (i4); STA = (not i7) and (i6) and (not i5) and (not i4); S=1001; CLK11=(LOAD OR STA)AND T4;SS1: PROCESS(CLK11,CLR) BEGIN IF CLR=0 THEN F=0; ELSIF (CLK11EVENT AND CLK11=0) THEN F=NOT F; END IF; END PROCESS; SS2: PROCESS(CLR,T1,T2,T3,LOAD,F,STA) BEGIN IF CLR=0 THEN RD=0;WR=0; ELSE RD=(T2 AND(NOT F)) OR ( T1 AND( LOAD OR STA)AND F)OR (T2 AND LOAD AND F); WR=T3 AND STA AND F; END IF; END PROCESS; PC_B=NOT( (T1 AND (NOT F) )OR ((LOAD OR STA)AND T4 AND (NO