[eda流水灯实验报告.docVIP

1. 实验目的 1.通过此实验让用户进一步了解、熟悉和掌握CPLD/FPGA开发软件的使用方法及VHDL的编程方法，熟悉以Herilong HDL文件为顶层模块的设计。 2.学习和体会分支条件语句casc的使用方法及FPGA I/O口的输出控制。 2. 实验内容 SmartSOPC实验箱上有8个按键KEY1~KEY8和8个发光二极管LED1~LED8。在SmartSOPC实验箱上KEY1~KEY8通过跳线JP6的LED1~LED8分别于芯片的121~124、143、141、158、和156引脚相连。 本实验的内容是要求在SmartSOPC实验箱上完成对8个键盘KEY1~KEY8进行监控，一旦有键输入判断其键值，并点亮相应的发光二极管，如若KEY3按下，则点亮LED1~LED3发光管并且在放开时也能保持亮的状态。 3. 实验原理 FPGA的所有I/O控制块允许每个I/O引脚单独置为输入口，不过这种配置是系统自动完成的，一旦该I/O口被设置为输入口使用时，该 I/O控制模块将直接使三态缓冲区的控制端接地，使得该 I/O引脚对外呈高阻态，这样改 I/O引脚即可用作专用输入引脚。只要正确分配并锁定引脚后，一旦在KEY1~KEY8中有键输入，在检测到键盘输入的情况下，继续判断其键盘值并作出相应的处理。 最后拿出跳线短接帽跳接到JP6的LED1~LED7、KEY1~KEY8使LED1~LED8和KEY1~KEY8和芯片对应的引脚相连。拿出Altera ByteBlasterⅡ下载电缆，并将此电缆的两端分别接到PC机的打印机并口和QuickSOPC核芯板上的JTAG下载口上，打开电源，执行下载命令，把程序下载到FPGA器件中，按下KEY1~KEY8的任意键，观察LED1~LED8的状态。 4. 实验步骤 1．启动QuartusⅡ建立一个空白工程，然后命名为keyboard 。 2．源程序文件命名为keyboard ，并选择器件为Altera公司Cyclone系列的EPIC12Q240C8芯片，如图1—1 图1—1 3．新建Veriog HDL源程序文件，输入程序代码并保存。再进行综合编译，若发现编译过程中有错误1—2(1)，则找出并更正错误，直到编译成功为止。如图1—2（2）就表示编译成功了（warings可以不考虑）。 图1—2(1) 图1—2（2） 4．对引脚进行锁定。通过选择[Assignments]下的[pins]。分配好管脚如图1—3所示。 图1—3 5．将未使用的管脚设置为三输入。以防止损坏芯片如图1—4所示。 图1—4 6. 最后拿出跳线短接帽跳接到JP6的LED1~LED7、KEY1~KEY8使LED1~LED8和KEY1~KEY8和芯片对应的引脚相连。拿出Altera ByteBlasterⅡ下载电缆，并将此电缆的两端分别接到PC机的打印机并口和QuickSOPC核芯板上的JTAG下载口上，打开电源，执行下载命令，把程序下载到FPGA器件中（如图1-5），按下KEY1~KEY8的任意键，观察LED1~LED8的状态。 图1—5在点[Start]即可下载烧录了。 5. 实验程序 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity keyboard is port(key_8bit:IN std_logic_vector(7 downto 0); led_8bit:OUT std_logic_vector(7 downto 0)); end keyboard; architecture keyboard of keyboard is signal tmp: std_logic_vector(7 downto 0); begin process(key_8bit) begin case key_8bit is whentmp whentmp whentmp whentmp whentmp whentmp whentmp whentmp when other