基于EDA自动打铃系统设计(课后作业)..doc

考试序号：** 自动打铃系统设计说明书 学 生 姓 名：*** 学 号：*******1610 专 业 班 级：电子13-1BF 报告提交日期：2015.11.18 理 工 学 院 物 电 学 院  自动打铃系统设计 第一章 设计题目及总体要求简介 2 第二章 设计方案说明 3 第三章 各部分功能介绍及程序 4 3.1系统框图 4 3.2选择的FPGA芯片及配置 4 3.3各模块（元件）说明 4 3.3.1 计时器模块及手动校时模块 4 3.3.2 闹钟模块 5 3.3.3 显示模块 6 3.3.4 顶层设计及原理图 7 附录： 8 第一章 设计题目及总体要求简介 随着EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益突出。EDA技术就是以计算机为工具，设计者在EDA软件平台上，对以硬件语言HDL为系统逻辑描述手段完成的设计文件，然后由是计算机自动地完成逻辑编辑、化简、分割、综合、优化、布局、布线、和仿真直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。 本设计是基于VHDL语言的自动打铃系统。在论文中，介绍了基于CHDL语言自动打铃系统的思路，整个系统需包含计时模块、校时模块、打铃模块。在Quartus II开发环境中编译和仿真所设计的程序，并逐一调试验证程序的运行状况。仿真和验证的结果证明，该设计方法切实可行，该打铃系统可以实现调时定时打铃功能，具有一定的实际应用性 本设计是基于VHDL的自动打铃系统，而自动打铃就像是现在的闹钟一样，起到提醒作用，6点起床闹铃，闹铃延迟时间5秒，本设计还是一个实时时钟，通过功能选择键选择计时功能、闹钟功能、手动校时功能。 第二章 设计方案说明 自动打铃是一种现代提醒工具，有着广泛的应用，本设计具体实现如下： （1）计时功能，24小时制显示、动态扫描显示、显示格式88-88-88； （2）闹钟功能，6点闹钟，打铃5S； （3）手动校时功能；可设置分、时； 为了高效率验证设计的结果另外增加了一个手动校时模块，用两个按键（选择调分或调时，计数器增加）。在整个设计中，首先先做一个顶层模块，以top命名，然后再将各个模块在顶层模块中做好再生成各模块元器件，最后在top模块中将各个元件按功能要求连接好后进行编译，看是否通过，设置引脚后对顶层文件编译，在进行波形仿真，如果时序仿真与功能仿真的波形都正确，最后在实验箱上验证铃声是否能响起。 第三章 各部分功能介绍及程序 3.1系统框图 图3.1 自动打铃系统框图 3.2选择的FPGA芯片及配置 本设计选择ACEX1K系列EP1K100QC208-3芯片。 3.3各模块（元件）说明 3.3.1 计时器模块及手动校时模块 计数器模块包括秒计数器模块、分计数器模块、时计数器模块以及功能按键的设计。 给定固定频率的时钟信号，输入计数60秒的计数器模块，等到计数器到60秒的瞬间，进位至60分的分计数器模块加1后，秒计数器模块同时清零从新计时，时计时模块与秒、分计时模块类似，当来自分计时模块的进位达到24瞬间，时计数器模块清零，再从零进行计时。这样秒、分、时计时模块依次进行计时完成24进制的计时功能。 本设计将计时模块集成与一体，还添加了手动校时模块，通过编译后生成计时模块的元器件如图3.1。 图3.1 计时、校时模块的元器件 通过对该模块的仿真，得到如图3.2的秒计时仿真图，图3.3的分计时仿真图，图3.4的时计时仿真图。 图3.2 秒计时仿真图 图3.3 分计时仿真图 图3.4 时计时仿真图 校时模块的仿真图如图3.5所示。 图3.5 校时按键功能仿真 模块说明：K1按键是功能选择按键，若没按下，则默认为普通计时模式，若按下一次，则为闹钟模式，若按下两次，则为手动校时模块。按键turn则为，在模式2下的分校时、时校时选择按键，而m则是哪种校时选择的状态显示变量，按键change则为校时增加按键。由仿真波形可以看出：在模式2中，当turn按下时m的值反转，校时由分校时变为时校时。 3.3.2 闹钟模块 闹钟模块利用IF语句实现时间控制，在预设的铃声响起时间给alert一段连续的5S高电平。通