2013年9月份考试脉冲电路与数字逻辑第一次作业..docVIP

2013年9月份考试脉冲电路与数字逻辑第一次作业一、单项选择题（本大题共75分，共 25 小题，每小题 3 分）1. VHDL的注释符号是（?）。A. A?%B. B?//C. C?/*??*/D. D?--2. GAL是指（?）。A. A?随机读写存储器B. B?可编程逻辑阵列C. C?通用阵列逻辑D. D?现场可编程门阵列3. PAL是指（?），其与阵列（?），或阵列（?）。A. A?可编程阵列逻辑，可编程，固定B. B?可编程逻辑阵列，固定，可编程C. C?只读存储器阵列，可编程，固定D. D?随机存储器阵列，固定，固定4. EPROM是指（?）。A. A?随机读写存储器B. B?只读存储器C. C?可编程的只读存储器D. D?可擦可编程的只读存储器5. 下列是“与或”式的是( )。A. A(B+C)DB. A(B+D)C. A+B(C+D)D. A+BD 6. 两输入与非门输出为0时，输入应满足（?）。A. A?两个同时为1B. B?两个同时为0C. C?两个互为相反D. D?两个中至少有一个为07. 在VHDL语言中，下列对进程（process）语句的语句结构及语法规则的描述中，正确的是（?）。A. A?process为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B. B?敏感信号参数表中，应列出进程中使用的所有输入信号。C. C?进程由说明部分、结构体部分、和敏感信号参数表三部分组成。D. D?当前进程中声明的信号也可用于其他进程。8. 下列标识符中，（?）是不合法的标识符。A. A?State0B. B?9moonC. C?Not_Ack_0D. D?signall9. 存储8位二进制信息要（?）个触发器。A. A?2B. B?3C. C?4D. D?810. 同步时序逻辑电路中一定包含（?）。A. A?触发器B. B?组合逻辑电路C. C?移位寄存器D. D?译码器11. VHDL的实部声明部分用来指定设计单元的（?）。A. A?输入端口B. B?输出端口C. C?引脚D. D?以上均可12. 下列VHDL定义正确的是（?）。A. A?constant?Bus?:?bit_vector?:=?‘0100’B. B?constant?flag?:boolean?:=”True”C. C?constant?width?:integer?:=?‘5’D. D?constant?daly?:?time?:=?10ns;13. 逻辑函数的表示方法中具有唯一性的是（?）。A. A?真值表B. B?表达式C. C?逻辑图D. D?卡诺图14. PLA是指（?）。A. A?可编程逻辑阵列B. B?只读存储器C. C?随机读写存储器D. D?通用阵列逻辑15. 一个VHDL的源程序有（?）个实体。A. A?1个B. B?2个C. C?3个D. D?1个或多个16. 对于JK触发器，若J=K，则可完成（?）触发器的逻辑功能。A. A?基本R-SB. B?时钟控制R-SC. C?DD. D?T17. 一位8421BCD码译码器的数据输人线与译码输出线组合是（?）。A. A?4:16B. B?1:10C. C?4:10D. D?2:418. 在结构体中的条件信号代入语句的功能与在进程中的（?）语句功能相似。A. A?caseB. B?loopC. C?ifD. D?wait19. 下列逻辑电路中，不是组合逻辑电路的是（?）。A. A?译码器B. B?编码器C. C?全加器D. D?寄存器20. 一位8421BCD码计数器至少需要（?）个触发器。A. A?3B. B?4C. C?5D. D?1021. 用二进制异步计数器从0做加法，计到十进制数178，则最少需要（?）个触发器。A. A?2B. B?6C. C?7D. D?8E. E?1022. 若已知XY＋YZ＋YZ=XY＋Z，判断等式（X+Y）（Y+Z）（Y+Z）=（X+Y）Z成立的最简单方法是依据以下哪种规则（?）。A. A?代入规则B. B?对偶规则C. C?反演规则D. D?互补规则23. 十六路数据选择器，其地址输入（选择控制输入）端有（?）个。A. A?16个B. B?2个C. C?4个D. D?8个24. 假设逻辑变量的个数相同，下标为i的最小项和最大项的关系为( )。A. B. C. D. 25. 某逻辑函数的对偶式和反函数（?）。A. A?相等B. B?不相等C. C?不一定相等D