(精)20 门电路和组合逻辑电路2——最新.ppt

(1)卡诺图 三变量卡诺图 用卡诺图合并最小项的原则（画圈的原则） （1）尽量画大圈，但每个圈内只能含有2n（n=0,1,2,3……）个相邻项。要特别注意对边相邻性和四角相邻性。 （2）圈的个数尽量少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。 （4）在新画的包围圈中至少要含有1个末被圈过的1方格，否则该包围圈是多余的。 解：（1）由逻辑图逐级写出表达式（借助中间变量P）。 （2）化简与变换： 用译码器设计一个“1线-8线”数据分配器 作 业 20.6.10(21.7.10) 20.6.11(21.7.11) 20.6.15(21.7.16) 20.7 加法器 20.7.1 数制 1. 二进制 二进制数可用 表示； 十进制数可用 表示； 如： 2.八进制 3.十六进制 十六进制记数码： 1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15) (4E6)H= 4?162+14 ?161+6 ?160 =(1254)D 二进制与十进制间的转换 二进制 十进制 十进制 二进制 如何来确定 余 余 余 余 余 确定 的方法 请思考： 二进制 八进制 十六进制 二进制 如何转换？ 20.7.2 半加器 “半加” 就是求本位和，不考虑低位进来的进位数。 半加和 进位 半加器逻辑状态表 0 0 0 1 0 1 1 0 0 1 0 1 0 0 1 1 C S B A 逻辑式 ＝1 逻辑图 A ---加数；B---被加数； S---本位和；C---进位。 半加器符号 如果想用与非门组成半加器，则将上式变换成与非形式： 画出用与非门组成的半加器 20.7.3 全加器 在多位数相加时，两个待加数Ai 和Bi 还要考虑来自低位的进位数Ci-1 ，由此得出本位和数Si和进位数Ci 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 全加器逻辑状态表 由真值表直接写出逻辑表达式，再经代数法化简和转换得： 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 1 1 全加器逻辑状态表 画出全加器的逻辑电路图： =1 =1 A B C S i i i i C i-1 ≥1 逻辑符号 多位数加法器 4位串行进位加法器 特点：进位信号是由低位向高位逐级传递的，速度不高。 20.8 编码器 编码：用数字或某种文字和符号来 表示某一对象或信号的过程。 20.8.1二进制编码器 二进制编码器是将某种信号编成二进制代码的电路 例：将 八个输入信号 编成对应的二进制代码输出。 1. 确定二进制代码的位数 因为输入有八个信号，所以输出的是三位二进制代码 2. 列编码表 编码表 是把待编码的八个信号和的二进制代码列成的表格 编码表见下页 三位二进制编码表 Y2 Y1 Y0 0 0 0 0 0 1 0 1 0