[CH3内部存储器2.pptVIP

本章主要内容 3.1 存储器概述 3.2 SRAM存储器 3.3 DRAM存储器 3.4 只读存储器ROM 3.5 并行存储器 3.6 cache存储器 3.3.4 存储器容量的扩充 每个存储芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器芯片进行扩展，即把多片连接起来，以满足要求。 主要扩展有： 字长位数扩展（位扩展） 字存储容量扩展（字扩展） 字长位数和容量同时扩展（字、位扩展） 存储器与CPU连接 存储器与CPU连接线 地址线的连接 片选线的连接（选中芯片） 读写线的连接 数据线的连接 CPU对存储器进行读/写操作的过程： （1）由地址总线给出地址信号， （2）发出读操作或写操作的控制信号， （3）在数据总线上进行信息交流。 1、字长位数扩展（位扩展） 给定的芯片字长位数较短，不满足设计要求的存储器字长，此时需要用多片给定芯片扩展字长位数。 三组信号线中，地址线和控制线公用而数据线单独分开连接。 所需芯片数量 d=设计要求的存储器容量/选择芯片存储器容量 例题2 [例2] 利用1M×4位的SRAM芯片，设计一个存储容量为1M×8位的SRAM存储器。 所需芯片数量=(1K×8)/(1K×4)=2(片)设计的存储器字长为8位，存储器容量不变。连接的三组信号线：地址线、控制线公用，数据线分高4位、低4位，数据线是双向的，与SRAM芯片的I/O端相连接。 单个芯片 扩展后 地址线： 20条 20条 数据线： 4条 8条 1M×4扩展到1M×8: 两个芯片同时工作 芯片的地址 小结： 位扩展: 加大存储字长 连接方法： 1、地址线同时连接在一起 2、片选 和 也分别连在一起，2个芯片同时被读写和同时被选片 3、数据线分别连接。 2、字存储容量扩展（字扩展） 给定的芯片存储容量较小（字数少），不满足设计要求的总存储容量，此时需要用多片给定芯片来扩展字数。 三组信号组中给定芯片的地址总线和数据总线公用，控制总线中R/W公用，使能端EN不能公用，它由地址总线的高位段译码来决定片选信号。 所需芯片数仍由（d=设计要求的存储器容量/选择芯片存储器容量）决定。 [例3] [例3]用1M×8位的SRAM芯片设计2M×8位的DRAM存储器 所需芯片数d=（2M×8）/（1M×8）=2(片)设计的存储器字长位数不变，地址总线A0~A19同时连接到2片DRAM的地址输入端，地址总线最高位有A20、A20，分别作为两片DRAM的片选信号，两个芯片不会同时工作。 单个芯片 扩展后 地址线： 20条 21条 数据线： 8条 8条 芯片的地址 例4用16K×8位字扩展法组成64K×8位的存储器 小结 字扩展: 加大存储容量 连接方法： 1、数据线同时连接在一起 2、R/W连在一起，由片选CS 决定哪一片被读写 3、地址线低位同时连接 4、地址线高位连接片选CS信号，或者地址线高位经选片译码器的输出连接片选CS信号。由片选CS信号区分各片地址。 3、字位同时扩展 一个存储器的容量假定为M×N位，若使用L×k 位的芯片(L＜M,k＜N)，需要在字向和位向同时进行扩展。此时共需要(M/L×(N/k)个存储器芯片。 8片1K×4位的芯片组成4K×8位的存储器。 芯片扩展 小结 （1）地址线的连接。存储芯片容量不同，其地址线数也不同，而CPU的地址线数往往比存储芯片的地址线数要多。通常总是将CPU地址线的低位与存储芯片的地址线相连。CPU地址线的高位或作存储芯片扩充时用，或作其他用法，如作片选信号等。 　 (2)数据线的连接。CPU的数据线数与存储芯片的数据线数也不一定相等。此时，必须对存储芯片扩位，使其数据位数与CPU的数据线数相等。 　　 芯片扩展 小结 (3)读/写命令线的连接。CPU读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。 (4)片选线的连接。片选信号的连接是CPU与存储芯片正确工作的关键。由于存储器是由许多存储芯片叠加组成的，哪一片被选中完全取决于该存储芯片的片选控制端 是否能接收到来自CPU的片选有效信号。 芯片扩展 小结 （5）片选有效信号与CPU的访存控制信号 有关，因为只