- 1、本文档共26页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
(时钟系统
智能仪器原理与设计------第7章 时钟系统 智能仪器原理与设计------第7章 时钟系统 智能仪器原理与设计------第7章 时钟系统 MC146818的结构特点 例子:热处理工艺中闹钟定时分辨率的问题 热处理工艺需要控制4个工艺过程,时间间隔分别为15 min、35 min、120 min、130min。最大定时间隔为130min,最小定时间隔为15 min,各间隔的最大公约数为5 min。我们就可以这样来建立一个闹钟。定义一个贮存单元ALRM,每5 min对该单元调整一次(十六进制的加1或减1),然后将各种定时间隔都按5 min进行归一化核算,如15 min为03H,35min为07H,120 min为18H,130min为1AH等。 由于这里最大定时间隔为1AH(26)个时间单位(5min),离1字节能表示的范围相差太远,还有很大潜力可以挖掘。如果我们以1min作为定时单位,最大可定时间隔限制在254 min(4个多小时),仍然可以用1字节来作为闹钟单元,而为将来调整工艺带来更大的灵活性,使定时分辨精度从5min提高到l min。 * * * 第7章 时钟系统 目录: 7.1 硬件时钟 7.2 软件时钟 7.3 时钟的使用 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 时钟系统的分类 按内容分 绝对时钟系统 相对时钟系统 按实现方法分 硬件时钟系统 软件时钟系统 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 7.1 硬件时钟 按接口方式来分类,硬件时钟芯片接口可分为并行接口和串行接口两类。 并行接口时钟芯片引脚较多(如MCl46818),功能齐全,除提供日历时钟数据外,还可以周期的脉冲输出,作为中断信号来同步单片机内部的时钟数据。 串行接口时钟芯片引脚较少(如DS1302) ,通常不提供脉冲输出,软件系统通过读操作来获取日历时钟信息 。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 智能仪器原理与设计------第7章 时钟系统 7.1.1 DS1302串行时钟芯片概述 DS1302是DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟芯片。 具有六大特点: ①超强时钟计算调整能力;②关机关键数据保存功能;③引脚数量少;④工作电压范围宽;⑤读写数据可选单字节多字节传输⑥备份电源具有可选涓流充电能力 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 智能仪器原理与设计------第7章 时钟系统 图7-1 DSl302与单片机的连接 Vcc 2 :主电源输入端 Vcc1:备用电源输入端 X1,X2:接高频晶振 GND:接地断 CE:控制端,高电平能 读写,低电平禁止读写 I/O:串行数据I/O端 SCLK:串行时钟输入端 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 智能仪器原理与设计------第7章 时钟系统 DSl302进行一次读/写操作的过程: 1.首先将CE控制端置高电平,使能读写; 2.接着向DSl302写入1字节命令码(格式如图7-2); 3.随后才能写入数据字节或读取数据字节; 4.每个字节在串行时钟SCLK的上升沿,从低位到高位分8次进行串行读写;在串行时钟SCLK的下降沿,分8次向I/O端口输出1位数据; 5.读/写结束后,必须将CE置低电平,禁止读写。 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 As
您可能关注的文档
最近下载
- 2023年云南大学滇池学院网络工程专业《数据结构与算法》科目期末试卷A(有答案).docx VIP
- 油水井动态分析方法.pptx VIP
- 风机吊装安全技术交底交底.docx VIP
- 2023年云南大学滇池学院计算机科学与技术专业《数据结构与算法》科目期末试卷B(有答案).docx VIP
- 高考志愿填报样表.doc VIP
- 论剧版《繁花》的叙事策略与主题.docx VIP
- 阳煤丰喜肥业(集团)有限责任公司临猗分公司“8·31”煤气过滤器导淋排液中毒事故调查报告.doc VIP
- 人工智能引论知到智慧树期末考试答案题库2025年浙江大学.docx VIP
- 2023年广东珠海中考地理真题及答案.doc VIP
- 2022年云南大学滇池学院计算机科学与技术专业《数据结构与算法》科目期末试卷A(有答案).docx VIP
文档评论(0)