74HC595芯片资料附程序..docVIP

74HC595 芯片资料 8 位串行输入 输出或者并行输出移位寄存器，具有高阻关 位串行输入/输出或者并行输出移位寄存器 输出或者并行输出移位寄存器， 断状态。三态。 断状态。三态。 特点 8 位串行输入 8 位串行或并行输出 存储状态寄存器， 存储状态寄存器，三种状态 输出寄存器可以直接清除 100MHz 的移位频率 输出能力 并行输出， 并行输出，总线驱动 串行输出； 串行输出；标准 中等规模集成电路 应用 串行到并行的数据转换 Remote control holding register. 描述 595 是告诉的硅结构的 CMOS 器件， 器件， 电路， 标准。 兼容低电压 TTL 电路，遵守 JEDEC 标准。 595 是具有 8 位移位寄存器和一个存储器，三态输出功能。 位移位寄存器和一个存储器，三态输出功能。 移位寄存器和存储器是分别的时钟。 移位寄存器和存储器是分别的时钟。 的上升沿输入， 数据在 SCHcp 的上升沿输入，在 STcp 的上升沿进入的存 储寄存器中去。 则移位寄存器总是比存 储寄存器中去。如果两个时钟连在一起， 如果两个时钟连在一起， 储寄存器早一个脉冲。 储寄存器早一个脉冲。 移位寄存器有一个串行移位输入（ ），和一个串行输出（ ），和一个串行输出 移位寄存器有一个串行移位输入（Ds），和一个串行输出（Q 7’）,和一个异步的低电平复位，存储寄存器有一个并行 8 位的， ） 和一个异步的低电平复位 和一个异步的低电平复位， 位的， 具备三态的总线输出， 为低电平）， ），存储寄存器 具备三态的总线输出，当使能 OE 时（为低电平），存储寄存器 的数据输出到总线。 的数据输出到总线。 参考数据 符号 参数 条件 TYP HC HCt 21 20 19 单位 tPHL/tPLH 传输延时 SHcp 到 Q7’ STcp 到 Qn MR 到 Q7’ 16 CL=15pF 17 Vcc=5V 14 Ns Ns Ns fmax STcp 到 SHcp 100 MHz 最大时钟速度 CL 输入电容 Notes 1 57 3.5 3.5 pF CPD Power dissipation capacitance per package. Notes2 115 130 pF CPD 决定动态的能耗， 决定动态的能耗， PD＝CPD×VCC×f1+∑(CL×VCC2×f0) F1＝输入频率，CL＝输出电容 电源电压 f0＝输出频率（MHz） Vcc= 引脚说明 符号 Q0…Q7 GND Q7’ MR SHCP 引脚 15， 1， 7 8 9 10 11 描述 并行数据输出 地 串行数据输出 主复位（低电平） 移位寄存器时钟输 入 STCP 12 存储寄存器时钟输 入 OE DS VCC 13 14 16 输出有效（低电平） 串行数据输入 电源 功能表 输入 SHCP STCP OE × × L 输出 功能 MR DS Q7’ Qn ↓ × L NC MR 为低电平时紧紧影 响移位寄存器 × ↑ L L × L L 空移位寄存器到输出寄 存器 × × H L × L Z 清空移位寄存器， 并行输 出为高阻状态 ↑ × L H H Q6’ NC 逻辑高电平移入移位寄 存器状态 0，包含所有的 移位寄存器状态移入， 例 如，以前的状态 6（内部 Q6”）出现在串行输出 位。 × ↑ L H × NC Qn’ 移位寄存器的内容到达 保持寄存器并从并口输 出 ↑ ↑ L H × Q6’ Qn’ 移位寄存器内容移入， 先 前的移位寄存器的内容 到达保持寄存器并输出。 H＝高电平状态 L＝低电平状态 ↑＝上升沿 ↓＝下降沿 Z＝高阻 NC＝无变化 ×＝无效 应用程序： #includereg51.h #include intrins.h #define uchar unsigned char #define uint unsigned int sbit stcp1=P2^2; //STcp sbit ds1=P2^1; //DS sbit shcp1=P2^0; //SHcp sbit stcp2=P2^5; //STcp sbit ds2=P2^4; //DS sbit shcp2=P2^3; //SHcp uchar code DAT[11]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f,0x00};//共阴数码管显示码 uchar code tab[10]={0xbf,0x86,0xdb,0xcf,0xe6,0xed,0xfd,0x87,0xff,0xef}; uchar code wei[9]={0xfe,0xfd,0xfb,0