(精)第4章%20组合逻辑电路——最新.ppt

组合逻辑电路的分析方法 分析过程一般包含以下几个步骤： 解：（1）由逻辑图逐级写出表达式（借助中间变量P）。 （2）化简与变换： 组合逻辑电路的设计方法 设计过程的基本步骤： 得最简与—或表达式： （4）画出逻辑图: 例：设计一个电话机信号控制电路。电路有I0（火警）、I1（盗警） 和I2（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出， 在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应 首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上 述轻重缓急设计该信号控制电路。要求用集成门电路7400（每片含 4个2输入端与非门）实现 （3）根据要求，将上式转换为与非表达式： 例：设计一个将余3码变换成8421码的组合逻辑电路。 解：（1）根据题目要求，列出真值表： （2）用卡诺图进行化简。（注意利用无关项） 逻辑表达式： （3）由逻辑表达式画出逻辑图。 例： 试分析下图所示电路的逻辑功能 解：如图所示的为单输出组合逻辑电路，由三个异或非门构成。 分析步骤： 1）写出输出L逻辑表达式 由G1门可知 由G2门可知 输出L的逻辑函 数表达式： 2）列出真值表 将A1 、A2 、A3 、A4如各组取值代入函数式，可得相应和中间输出，然后由L1、L2推得最终L输出，列出如下表所示真值表。 3）说明电路的逻辑功能 仔细分析电路真值表，可发现A1、A2、A3、 A4四个输入中有偶数1（包括全0）时，电路输出L为1，而有奇数个1时，L为0。因此，这是一个四输入的偶校验器。如果将图中异或非门改为异或门，我们可用同样的方法分析出该电路是一个奇校验器。 真值表 例： 用门电路设计一个将8421 BCD码转换为余3码的变换电路。  解：1） 分析题意， 列真值表。  该电路输入为8421 BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路，其框图如4.7(A)图所示。根据两种BCD码的编码关系，列出真值表，如例4-7表所示。由于8421 BCD码不会出现1010～1111这六种状态， 因此把它视为无关项。 例4-7真值表 例4.7框图（A） 2）选择器件，写出输出函数表达式。  题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最佳方案。该电路的化简过程如图4.7（B）所示，首先得出最简与或式，然后进行函数式变换。变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为 ： 3） 画逻辑电路。  该电路采用了三种门电路，速度较快，逻辑图如下图所示。 例4.7框图(B) 8421 BCD码转换为余3码的电路 将具有特定意义的信息（如文字、数字、字符等）按一定的规律转换成二进制代码，称为编码。 4.2.1 译码器的基本概念及工作原理 译码器——将输入代码转换成特定的输出信号 例：2线—4线译码器 写出各输出函数表达式： 画出逻辑电路图： 4.2.2 集成译码器 2.8421BCD译码器7442 4线-10线译码器7442真值表 4.2.3 译码器的应用 1．译码器的扩展 用两片74138扩展为4线—16线译码器 2．实现组合逻辑电路 例： 试用译码器和门电路实现逻辑函数： 例： 已知某组合逻辑电路的真值表，试用译码器和门电路设计该逻辑电路。 解：写出各输出的最小项表达式，再转换成与非—与非形式: 与非—与非形式: 3．构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 用译码器设计一个“1线-8线”数据分配器 4.2.4 数字显示译码器 数字显示器分类： 按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。 1．七段式LED显示器 LED显示器有两种结构： 2．七段显示译码器7448 7448是一种与共阴极数字显示器配合使用的集成译码器。 七段显示译码器7448的功能表 将RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。 4.3.1 数据选择器的基本概念及工作原理 数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，速度不高。 2、并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位