DDS波形发生器..docVIP

信号发生器的设计 林晓峰 徐志国 王法 （28组） 摘要： 本系统利用单片机89C52与CPLD（EPM7128SLC84-15） 结合，采用DDFS（直接频率数字频率合成）技术，辅以必要的模拟电路，构成一个波形稳定、精度较高的信号发生器。单片机控制频率、幅度步进，LCD实时显示相关信息，CPLD集成了大部分电路，系统大大简化，输出波形可以在正弦波、方波及三角波间切换。另外，还利用手写板实现任意波形输入的功能。 关键词：DDFS，单片机，CPLD，A/D，D/A。 方案论证与比较 频率合成器模块 方案一：采用模拟分立元件或单片压控函数发生器MAX038，可产生正弦波、方波、三角波，通过调整外部元件可改变输出频率，但采用模拟器件由于元件分散性太大，即使使用单片函数发生器，参数也与外部元件有关，外接的电阻电容对参数影响很大，因而产生的频率稳定度较差、精度低、抗干扰能力低、成本也高，且灵活性较差，不能实现任意波形以及波形运算输出等智能化的功能。 方案二：采用程控锁相环频率合成方案。锁相环频率合成是将高稳定度和高精确度的标准频率经过加减乘除的运算产生同样稳定度和精确度的大量离散频率，在一定程度上解决了既要频率稳定精确、又要频率在较大范围可变的矛盾，能产生方波，通过积分电路就可以得到同频率的三角波，再经过滤波器就可以得到正弦波，但不能满足任意波形的输出要求，功能扩展能力有限。 方案三：利用BCD比例乘法器14527的级联数控分频对存储器查表，取存放与存储器中的波形数据，经D/A转换输出波形。 方案四：采用直接数字频率合成（DDFS）技术产生波形。信号频率范围覆盖超低频和高频，便于单片机控制。通过计数器的输出作为读取波形存储器RAM的地址，将读出的数据送至D/A转换器输出波形。而对计数器的控制也有两种实现方案：通过一定的频率作用于计数器，使其能循环计数。采用CPLD与单片机相结合的方式实现对频率的控制，利用CPLD产生一个相位累加器，通过相位累加器和固定时钟脉冲取样的相位寄存器组成。 经过论证比较，DDFS与锁相环方案相比，无需相位反馈控制，频率建立及频率切换快，并且与频率分辨率、频谱纯度相互独立，覆盖频率范围大，精度高，控制性好且容易实现，有具有功能扩展的能力，故采用这种方案。 存储器模块 由于需要产生任意波形，波形数据表需要经常改写且无法预测，故不能存放在ROM中。 方案一：采用RAM存储数据，实现简单。但RAM不能直接挂在系统总线上，否则必然出现总线冲突，故采用双口RAM。双口RAM有左右两套完全相同的I/O口，即两套数据总线、两套地址总线、两套控制总线，并有一套竞争仲裁电路，可以通过左右两边任一组I/O进行全异步的存储器读写操作，避免了系统总线隔离。减少了单片机与CPLD之间的通信，节省单片机的资源，使系统更为可靠。 方案二：使用CPLD作为数据的桥梁，将波形先存储在EPROM中，同过单片机控制，将数据传输给CPLD，再由CPLD将数据高速传送给DAC0832。 综合考虑器件的使用性和电路的可靠性，我们决定采用双口RAM作为系统的存储器件。 模拟输出模块 输出模块要实现数模转换和幅度控制功能，并有一定的后级处理模块，滤除由DAC产生的高频分量和采集样点时的高次谐波分量，使输出的波形平滑不失真。 幅度控制部分 方案一：由数控电位器组成的电阻分压网络控制幅度。 方案二：采用峰值检波器获得输出端的电压幅值，经A/D采样后得到输出端当前的电压幅值，然后就得到了输出当前的电压幅值，然后通过与预设的输出幅值比较就可以知道输出下降的情况。并由单片机控制放大器增加放大倍数，直至输出幅值调整到预期值。 方案三：采用一级D/A转换实现。直接将DDFS产生的信号作为参考电压输入到D/A中，这样D/A就成为一个数控可变增益放大器，通过改变D/A的转换数据就可以控制输出幅度。 方案四：数模转换和幅度控制部分采用双D/A技术，由单片机控制，第一级D/A的输出波形作为第二级D/A的基准电压源，以此来控制信号发生器的输出电压幅度。这种方法电路简单，通过软件控制，可控性强，故采用这种方案。 后级滤波部分 方案一：采用二阶切比雪夫低通滤波器。切比雪夫低通滤波器的幅度响应在通带内是在两个值之间波动，在通带内的波动次数取决于滤波器的阶数。理想的切比雪夫低通滤波器近似在靠近截止频率的部分有比巴特沃兹滤波器更接近矩形的频率响应。 方案二：采用二阶巴特沃兹滤波器。巴特沃兹滤波器的幅度函数是单调下降的，但巴特沃兹滤波器能实现最大平坦幅度滤波。 由于信号发生器的输出波形中的主要噪声为D/A转换产生的高频分量，与设计的频率范围相差很远，所以相对来说，滤波器在频带内的平坦程度比其衰减陡度更为重要，而且巴特沃兹滤波器的元件值也较合乎实际情况，不像其他类型