3w功放芯片 全差分运算放大器设计.doc

3w功放芯片 全差分运算放大器设计 导读：就爱阅读网友为您分享以下“全差分运算放大器设计”的资讯，希望对您有所帮助，感谢您对92的支持! 全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ? 直流增益 ： gt;80dB ? 单位增益带宽 ： gt;50MHz ? 负载电容 ： ＝5pF ? 相位裕量 ： gt;60度 ? 增益裕量 ： gt;12dB ? 差分压摆率 ： gt;200V/us ? 共模电压 ： 2.5V (VDD=5V) ? 差分输入摆幅 ： gt;±4V 二、运放结构选择 运算放大器的结构重要有三种：（a）简单两级运放，two-stage。如图2所示；（b）折叠共源共栅，folded-cascode。如图3所示；（c）共源共栅，telescopic。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V，即输出端的所有NMOS管的V管的V DSAT,P DSAT,N 之和小于0.5V，输出端的所有PMOS 之和也必须小于0.5V。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选