数电加法计数器仿真课程设计..docxVIP

目录1. 课程设计的目的和作用11.1课程设计的目的和作用12.设计任务12.1三位二进制加法器（无效态000，010）12.2串行序列信号检测器（检测序列0010）12.3基于74161芯片仿真设计140进制计数器并显示计数过程23.基本原理23.1三位二进制加法器（无效态000，010）和基于74161芯片仿真设计140进制计数器并显示过程23.2串行序列信号检测器24.实验步骤：34.1同步计数器：34.2串行序列信号检测器64.3基于74161芯片仿真设计140进制计数器并显示计数过程85仿真效果图105.1.1三位二进制加法器（无效态000，010）仿真效果图105.1.2仿真结果分析135.2.1串行序列检测器（检测序列0010）仿真效果图135.2.2仿真结果分析145.3.1基于74161芯片仿真设计140进制计数器仿真效果图145.3.2仿真结果分析156设计总结和体会167参考文献161.课程设计的目的和作用1.1课程设计的目的和作用1.学会使用数字电子实验平台2.熟悉各个芯片和电路的接法3.熟练掌握设计触发器的算4.懂得基本数字电子电路的功能，会分析，会设计2.设计任务2.1三位二进制加法器（无效态000，010）1. 使用设计一个循环型3位2进制同步加法计数器，其中无效状态为（000，010），组合电路选用与门和与非门等。2. 根据同步计数器原理设计加法器的电路图。3. 根据电路原理图使用Multisim进行仿真。4. 将电路图进行实际接线操作。5. 检查无误后，测试其功能。2.2串行序列信号检测器（检测序列0010）使用设计一个序列信号检测器，其中序列为（0010），组合电路选用与门和与非门等。根据序列发生检测器原理设计检测器的原理图。根据电路原理图使用Multisim进行仿真将电路检查无误后，测试其功能。图进行实际接线操作。2.3基于74161芯片仿真设计140进制计数器并显示计数过程根据集成计数器原理设计140进制计数器根据原理图用74161连好电路图根据电路原理图使用Multisim进行仿真查看仿真结果，是否正确。3.基本原理3.1三位二进制加法器（无效态000，010）和基于74161芯片仿真设计140进制计数器并显示过程（1）计数器是用来统计输入脉冲个数电路，是组成数字电路和计算机电路的基本时序逻辑部件。计数器按长度可分为：二进制，十进制和任意进制计数器。计数器不仅有加法计数器，也有减法计数器。如果一个计数器既能完成累加技术功能，也能完成递减功能，则称其为可逆计数器。在同步计数器中，个触发器共用同一个时钟信号。时钟信号是计数脉冲信号的输入端、（2）时序电路的分析过程：根据给定的时序电路，写出各触发器的驱动方程，输出方程，根据驱动方程带入触发器特征方程，得到每个触发器的词态方程；再根据给定初太，一次迭代得到特征转换表，分析特征转换表画出状态图。（3）设计过程：设计流程如图1.3.1所示。（4）集成140进制计数器的做法原理和同步加法计数器原理一样，使用清零端或者置数端实现N进制计数功能。3.2串行序列信号检测器序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0。由于这种检测的关键在于正确码的收到必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列，直到在连续的检测中所收到的每一位码都与预置数的对应码相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。4.实验步骤：4.1同步计数器：（1）根据要求有状态图如下： /0 /0 /0 /0 /0 001011100101110111 /1 排列：Q2nQ1nQ0n（2）选择触发器，求时钟方程、输出方程、状态方程：A:选择触发器：由于触发器功能齐全、使用灵活，在这里选用3个CP下降沿触发的边沿JK触发器（74LLS112芯片两个）。B:求时钟方程：采用同步方案，故 CP0=CP1=CP2=CP CP是整个要设计的时序电路的输入时钟脉冲C:求输出方程：a．确定约束项：由所给题目有无效状态为000、010，其对应的最小项和是约束项。Q2nQ1nQ0n由图所示状态图所规定的输出与现态之间的逻辑关系，可以直接画出Y的卡诺图，如图所示Y=Q1nQ0nQ2n00 01 11 10 X 0 0 X 0 0 1 0 01b: 求状态方程：如下图，再分解开便可得到所示各触发