实验1一位全家器设计(Cadence)..doc

第3章 数字逻辑电路版图设计 第1章数字逻辑基础主要讲述了逻辑代数与、或、非三种基本逻辑运算及复合运算；逻辑代数真值表、逻辑表达式、逻辑图、波形图、卡诺图5种表示形式；定理化简和卡诺图化简电路的方法。利用逻辑代数的表示形式和逻辑电路化简方法，可以实现逻辑电路的设计。本章以1位全加器电路为例，设计该电路并实现其电路板版图设计。 设计电路完成后应该得到一个逻辑表达式，我们必须把他转换为电路原理图的形式，原理图中的逻辑元件或其他辅助元件必须对应选择的实体元件，这种实体元件能够在市场购买得到；原理图的连线相当于电路板中导线，他将分散的元件连接成一个能够实现特定功能的系统，这里称为数字系统。 构成系统的元件在塑料板上进行布局，元件引脚通过焊盘（焊锡）固定在板子上，元件在电路原理图中的连线用铜质印刷线实现连接（布线），可以设计出具有实际应用功能的电路板。而实际设计时，必须设计出与电路板原理图相对应的电路板图，能够体现出与实际电路板一一对应的过孔、焊盘、布局、布线等信息，这就是电路的版图设计技术。所制电路板需要为制作电路板的厂家提供底片文件，底片文件主要提供电路板大小，过孔、焊盘大小和位置，布线线宽与位置等光绘信息，这些信息提供给制作电路板的机器，机器会自动将版图信息转换为电路板的实体组成部分，最终实现电路板的制作。 3.1 1位全加器电路设计 1．1位全加器工作过程分析 1位全加器是指1位二进制数进行加法运算的电路，这里假设被加数为A，加数为B，根据加法相加的原理，在多位数相加时，除了加数与被加数之外，还有一个加数应该是低位对本位的一个进位，这里设为Cin，也就是说，相加的过程应该是求A、B、Cin三位之和；而得到的结果，，这里设为Sum，高位进位为Cout。根据1位加法器运算过程得到表达式{Cout，Sum}=A+B+Cin，{}为复合运算符，将Cout和Sum连接为两位连续的二进制数据。 2．根据1位全加器的工作过程分析，列出如表3-1所示的真值表。 3．根据真值表列出逻辑表达式 1）求Sum的逻辑表达式 根据真值表，对于Sum来说，最小项没有相邻项，不能进行化简，直接写出最小项对应的或的表达式。但是直接用该表达式实现电路，需要3个非门，3个3输入的与门，1个4输入或门，共需要8个门。但我们可以通过对表达式运算方式的转换，进一步简化表达式，如下Sum的表达式所示，只需3个异或门即可实现Sum电路的设计。 需要说明的是，IC芯片在造价上差别并不是很大，使用3个异或门的价格要小于8个逻辑门的价格。因此，电路的化简并不仅仅在于表达式的化简，而是化简的电路是否造价更低，性能更优。表3-1 1位全加器真值表 输入变量 输出变量 A B Cin Sum Cout 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 2）求进位Cout的表达式 （1）根据卡诺图化简 采用卡诺图化简的方法，将有效项填入卡诺图中化简所得表达式为： （2）利用Sum表达式构建Cout 和Sum一样，我们列出最小项的或运算表达式，如下面的表达式所列，前面两项可以可以将Cin公因子提出，后面两项化简为AB，最终的表达式为： 从Cout的两个表达式可以，后面的表达式利用Sum的组成项来，可以减少1个与门的使用，在造价上可能并没有变化，但是连接的导线因此而减少，同样对电路设计起到了优化作用。为Cout选择后面的表达式。 3.2实现电路的元件选择 一个数字电路求出逻辑表达式之后，要实现这个电路的设计并转化为电路板，必须在市场上为逻辑运算选择对应的IC芯片；选择实现该电路设计功能的辅助性元件，比如为A、B、Cin设置0、1的电阻元件，显示结果的发光二极管为逻辑电路提供电压的电源电路等。绘制原理图时，要根据选择的IC元件绘制平面图，或者在元件库中选择对应的平面元件，然后绘制出对应的电路图。 1．逻辑门元件的选择 1）Sum的元件选择 从Sum的表达式可以看出，该电路的实现需要两个异或门即可，第一个异或门的输入为A、B，他们的输出作为第二个异或门的输入，另一个输入为Cin，第二个异或门输出即为Sum。在市场上购买异或门74HC86作为本设计使用到的IC芯片，他的的电路引脚图如图3-1（a）所示，内部由4个异或门组成，使用其中两个异或门就可实现Sum电路的功能。 2）Cout的元件选择 从Cout表达式可以看出，电路由两个与门和一个或门组成，一个与门的输入为AB，个与门输入为异或门的输出和Cin，这两个与门输出就是最后或门的输入，或门输出是Cout。与门74HC08电路图如图3-1（b）所示，由4个与门组成；或门74HC32电路引脚图如图3-1