EDA仿真验证FSK解调.docVIP

《EDA/SOPC技术》 题目： 指导老师： 班 级： 姓 名： 学 号：  前言…………………………………………………………………… 1 ……………………………………………………… 1 设计思路及规范……………………………………………………… 1 代码编写……………………………………………………………… 3 仿真验证……………………………………………………………… 4 结果分析……………………………………………………………… 5 设计总结……………………………………………………………… 6  前言 在通信系统中基带数字信号在远距离传输 题目与要求概述 题目要求： 设计思路及规范 传统的FSK信号的解调一般分为相干解调和非相干解调法。 相干解调法的具体解调电路是同步检波器，一般由两个带通滤波器充当包络检波器，起分路作用。它们的输出分别于相应的同步相干载波相乘，再分别经低通滤波器滤掉二倍频信号，取出含基带数字信息的低频信号，抽样判决器在抽样脉冲到来时对两个低频信号的抽样值进行比较判决（判决规则与包络检波法相同），即可还原成基带数字信号。 非相干解调法，或称为自延迟解调法。自延迟解调法是一种比较新的方法，主要是将已调信号与其π/2的延迟信号相乘，然后经过低通滤波器，根据滤波结果的符号判断发送的信号。 这两种滤波方法都需要滤波器的参与，FPGA实现时消耗的逻辑资源比较多，而本次实验设计的FSK解调方法只需要简单的计算和查表（门限判决）即可，下面首先给出这种精简的FSK解调算法的原理。 设有一个余弦信号如下： （1-1） 式中，，φ为常数但是在传输过程中是未知的的采样速率进行采样如果采样间隔进行三点采样ss2的采样时刻为t=t0，那么s1的采样时刻就是。则对于三个采样点来讲可以列出如下三个公式： （1-2） 图1 三点采样示意图 对上面的公式使用算数操作和三角变换法则，可以得到： （1-3） 这是由式（1-3）在给定采样频率和三个采样点s 图2 FSK解调方案 为了减小噪声的影响和计算结果的波动，具体实现时还需要对一个码元周期内的计算值求平均 （1-4） 代码编写 Module fsk_dm(clk,reset,datain,dmout); parameter N=8; //采样点数 parameter Highsum=300,Lowsum=200; //判决门限 input clk,reset;input [7:0] datain; //8位ADC采样数据 output reg dmout; //解调输出 reg [12:0] s1,s2,s3; //FIFO reg [2:0] cnt; //状态计数器 reg [31:0] a; //（s1+s3）/s2 reg [31:0] sum; //a寄存器的和 always @(posedge clk or posedge reset) //状态计数器 begin if(reset) begin cnt=3d0; end else begin cnt=cnt+3d1; end end always @(posedge clk or posedge reset) //s1，s2，s3组成FIFO begin if(reset) begin s1=9d0;s2=9d0;s3=9d0; end else begin s1=datain+10;s2=s1;s3=s2; end //adding 10 end always @(negedge clk,posedge reset) //解调判决