哈理工电技09级FPGA技术及应用试卷B.docVIP

考试科目： FPGA与VHDL语言 考试时间：100分钟 试卷总分100分 考试班级：电技09—1，2 题号 一 二 三 四 五 六 七 总分 得分 评卷教师 一、选择题（在每个小题四个备选答案中选出一个正确答案，填在题的括号中）（本大题共10小题，每小题2分，总计20分） 1．FPGA/CPLD器件通常也被称为（ ）。 A 可编程ASIC B 半定制ASIC C 全定制ASIC D 掩模ASIC 2． VHDL语言特性不具有（ ）。 A 与硬件电路无关的特性 B 语言难读性 C 设计层次化结构化 D 与设计平台无关的特性 3.下列（ ）逻辑运算操作是错误的.其中，SIGNAL a, b, c: STD_LOGIC_VECTER(3 DOWNTO 0); SIGNAL h, i, j, k: STD_LOGIC； SIGNAL d, e, f, g: STD_LOGIC_VECTER(1 DOWNTO 0)。 A a= b AND c ; B d= e OR f OR g; C h= (i NAND j)NAND k; D h= i AND j OR k; 4．VHDL综合器IEEE标准库的STD_LOGIC_1164程序包中的转换函数to_stdlogicvector(A)完成的功能是 （ ）。 A由std_logic_vector类型转换为 bit_vector B 由bit转换为 std_logic C由bit_vector 类型转换为 std_logic_vector D 由std_logic转换为 bit 5.英文CAD表示（ ）含义。 A 计算机辅助设计 B 计算机辅助制造 C 计算机辅助工程 D 计算机辅助测试 6.大部分FPGA器件都采用（ ）编程工艺。 A Flash型 B SRAM型 C EEPROM型 D 反熔丝型器件 7．在VHDL中，由PROCESS引导的语句称为进程语句，所有合法的（ ） 都必须放在进程语句中。 A 顺序描述语句 B 并行语句 C 说明语句 D功能描述语句 8.下列（ ）语句属于并行语句。 A CASE语句 B进程语句 C Loop语句 D IF语句 9． 信号赋值语句 result= x“01”， 信号result代表的是（ ）数据类型。 A BIT B STD_LOGIC_VECTOR(1 DOWNTO 0) C STD_LOGIC D STD_LOGIC_VECTOR(7 DOWNTO 0) 10．下列哪些VHDL标识符是（ ）不合法的 A 16#0FA# B CLR/RESET C 10#128# D \74HC574\ 二、填空题（本大题共10空，每空2分，总计20分） 1．一般地，利用EDA技术进行电子系统设计的最后目标，是完成专用集成电路 的设计和实现。 2．IP就是知识产权核或 的意思，IP分软IP核、 和 。 3．EDA工具大致可分为如下五个模块：设计输入编译器、 、 、 适配器 、 下载器。 4.FPGA英文全称： 和汉语意思 。 5.用VHDL设计的状态机有多种形式，从状态机的信号输出方式上分有Mealy 型和 两种状态机；从结构上分，有单进程状态机和 。 三、简答题（本大题共4小题，每小题5分，总计20分） 1．叙述EDA的FPGA/CPLDEDA技术进行电子系统设计的最后目标是什么?FPGA和CPLD是实现这一途径的主流器件，它们的特点是什么？ 四．按要求写结果（本大题共4小题，每小题5分，总计20分） 1．判断下面程序中是否有错误，若有则指出错误所在，并给出完整程序。 程序： library ieee; use ieee.std_logic_116