[第章基本数字逻辑单元的设计.pptVIP

下载本文档

2
0
约3.71万字
约 62页
2017-01-12 发布于北京
举报
版权申诉

[第章基本数字逻辑单元的设计.ppt

1、本文档共62页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

[第章基本数字逻辑单元的设计

第四章基本数字逻辑单元的设计 4.1 组合逻辑设计4.1.2 三态缓冲器和总线缓冲器 8bit单向总线缓冲器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY tri_buf8 IS PORT (din：IN STD_LOGIC_VECTOR (7 DOWN TO 0); dout：OUT STD_LOGIC_VECTOR (7 DOWN TO 0); en：IN STD_LOGIC); END tri_buf8; ARCHITECTURE data_flow OF tri_buf8 IS PROCESS (en, din) BEGIN IF (en=1) THEN dout = din; ELSE dout = ZZZZZZZZ; END IF; END PROCESS; END data_flow ; 双向总线缓冲器用VHDL语言描述的双向总线缓冲器。 ARCHITECTURE rtl OF dobl_ tri_buf8 IS SIGNAL aout, bout：STD_LOGIC_VECTOR (7 DOWN TO 0 ); BEGIN P1: PROCESS (a, dir, en) BEGIN IF ((en=0) AND (dir=1)) THEN bout = a; ELSE bout =ZZZZZZZZ; END IF; b = bout; END PROCESS P1; P2: PROCESS (b, dir, en) BEGIN IF ((en=0) AND (dir=0)) THEN aout = b; ELSE aout = ZZZZZZZZ; END IF a = aout; END PROCESS P2; END rtl; BCD码—段选码译码器。 BCD码输入与LED显示器字段的对应关系 BCD码数字显示段 h g f e d c b a 0000 0 1 1 0 0 0 0 0 0 0001 1 1 1 1 1 1 0 0 1 0010 2 1 0 1 0 0 1 0 0 0011 3 1 0 1 1 0 0 0 0 0100 4 1 0 0 1 1 0 0 1 0101 5 1 0 0 1 0 0 1 0 0110 6 1 0 0 0 0 0 1 0 0111 7 1 0 1 0 0 1 1 1 1000 8 1 0 0 0 0 0 0 0 1001 9 1 0 0 1 0