（新）`基于FPGA的直接数字频率合成器课题的可行性分析精品.docVIP

基于FPGA的直接数字频率合成器课题的可行性分析 1、本课题研究背景 直接数字频率合成（Direct Digital Synthesizer，简称：DDS）技术是一种新全数字的频率合成原理，它从相位的角度出发直接合成所需波形。这种技术由美 国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于当时的技术和工 艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近 30年来，随着超大规模集成（Very Large Scale Integration,简称：VLSI）、复杂可 编程逻辑器件（Complex Programmable Logic Device,简称：CPLD）、现场可编程 门阵列（Field Programmable Gate Array，简称：FPGA）等技术的出现以及对DDS 理论的进一步探讨，使得DDS得到了飞速的发展。由于其具有频率转换快、 分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点，因此，DDS技 术常用于产生频率快、转换速度快、分辨率高、相位可控的信号，广泛应用于电 子测量、调频通信、电子对抗等领域。近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用 2、发展现状 DDS有如下优点：⑴ 频率分辨率高，输出频点多，可达 个频点(N为相位累 加器位数)；⑵频率切换速度快，可达us量级；⑶ 频率切换时相位连续；⑷ 可 以输出宽带正交信号；⑸ 输出相位噪声低，对参考频率源的相位噪声有改善作 用；⑹可以产生任意波形；⑺ 全数字化实现，便于集成，体积小，重量轻因此八十年代以来各国都在研制和发展各自的DDS产品，如美国QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等，芯片从一般到集成有D/A转换器和正交调制器。 DDS技术简介及其特点 1971年，美国学者J. Tierncy、C.M.Tader和B.Gold在《A Digital FrequencySynthesizer》一文中提出了一全新数字技术，从相位概念出发直接合成所需波形 的一种新的频率合成技术，那就是DDS（直接数字频率合成）技术。直接数字 式频率合成技术是近年来随着数字集成电路和计算机而迅速发展起来的一种新 的频率合成技术。 其主要优点有： (1) 频率分辨率高：DDS的分辨率在f、c固定时，取决于相位累加器的位数N，要N足够大，理论上可以获得相应的频率分辨率精度，这在传统的频率合成方法上是难实现的。 (2) 频率变化速度快：在DDS中，一个频率的建立时间通常取决于滤波器的 带宽。其影响因素有内部数控振荡器内的工艺结构、数模变换及其它可能的信号 处理步骤产生的时延，其中数字信号处理部分的时延与时钟周期相关。由于DDS 中无须相位反馈控制，因而频率建立及切换快并且与频率分辨率、频谱纯度相互 独立。 (3) 易于实现各种数字调制：由于DDS信号的频率、相位、幅度均可以数字信号控制，所以可以通过内部相位累加器的处置来精确控制输出信号，调幅 时直接在ROM表输出端进行控制，调相时在相位累加器输出端直接加上调制信 号即可，调频通过频率控制字进行。 (4) 集成度高：DDS中除了滤波器以外，几乎所有的部件都属于数字信号处 理部件，系统易于集成，功耗低，体积小，重量轻。 DDS是一种全数字化的频率合成器，1为利用FPGA设计DDS信号发生器的结构框图。该系统可实现标的方波三角波和正弦波输出。其中相位累加器是一个带有累加功能的加法器， 它以设定的频率控制字作为步长来进行加法运算，当其和满时清零，并进行重新 运算。波形存储器是DDS的关键部分，设计时首先需要对时域信号进行采样，将 采样的信号数据储存到波形存储器ROM中，每一个地址对应一个波形点的数值。 整个系统各模块实在基准时钟信号CLK的控制下协调工作的。图1 DDS系统框图 （1）相位累加模块 相位累加是DDS的核心功能，它由一个N位字长的相位累加器和N位字长相位寄存器级联构成。相位寄存器的输出与相位累加器的一个输入端在内部相 连，相位累加器的另一个输入端是外部输入的频率控制字K。这样，在每个时钟 到达时，相位寄存器将上个时钟周期内相位寄存器的值与频率控制字求和，并作 为相位累加器在这一时钟周期的输出。频率控制字决定了相应的相位增量，相位 累加器则不断地对该相位增量进行线性累加，当溢出时则返回初始状态。 转换器，其作用是将已合成的波形的数字量转换成模拟量，其精度为 1/N2 。D/A有电压和电流输出两种，其输出信号并不能真正连续可变， 而是以其绝对分辨率