（全新）DSP原理与应_第二章.ppt

TMS320C54x的组成 TMS320C54x的硬件结构图 ① 中央处理器CPU 采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。 ③ 特殊功能寄存器 共有26个特殊功能寄存器，位于具有特殊功能的RAM区。主要用来对片内各功能模块进行管理、控制、监视。 ⑤ 程序存储器ROM 可由ROM和RAM配置而成，即程序空间可以定义在ROM上，也可以定义在RAM中。 当需要高速运行的程序时，可将片外ROM中的程序调入到片内RAM中，以提高程序的运行速度，降低对外部ROM的速度要求，增强系统的整体抗干扰性能。 ⑥ I/O口 ⑦ 串行口 ⑧ 主机接口HPI ⑨ 定时器 ⑩ 中断系统 3条数据总线分别与不同功能的内部单元相连接。 如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。 数据地址产生器DAGEN 程序地址产生器PAGEN PB:当用于程序指向的操作数传输时输出至乘法-累加器当进行程序命令读取时传输至控制系统接口 PAB:与程序地址产生器相连，接收程序地址信息 CB:专用于片内数据存储器的数据传输，把数据输出至乘法-累加器、算术逻辑运算单元以及桶型移位单元 CAB:与数据地址产生器相连，接收数据地址信息 DB:除与CB传输相同内容外，同时还负责向存储器写入地址信息，而外接存储器的数据信息也通过它进行读取。 DAB:当参与片内数据传输时，功能与CAB一致；当参与外设数据传输时则向地址产生器输入读入信息的地址信息。 EB:负责向存储器和地址产生器写入信息包括程序指令和数据内容及地址 EAB:当写入片内，则接受数据地址产生器的信息，当向外部写入，则向地址产生器输送写入的地址信息 ’C54x读/写操作占用总线情况 CPU包括下列基本部件： ① 40位算术逻辑运算单元ALU； ② 2个40位的累加器A和B； ③ 支持-16~31位移位范围的桶形移位寄存器； ④ 能完成乘法-加法运算的乘法累加器MAC； ⑤ 16位暂存寄存器T； ⑥ 16位转移寄存器TRN； ⑦ 比较、选择、存储单元CSSU； ⑧ 指数译码器； ⑨ CPU状态和控制寄存器。 2.3.1 算术逻辑运算单元ALU ALU的功能框图 1．ALU的输入和输出 2．溢出处理 3．进位位C 4．双16位算术运算 2.3.2 累加器A和B 2.3.3 桶形移位寄存器 2．桶形移位寄存器的输入 4．桶形移位寄存器的功能 5．桶形移位寄存器的操作 (2) 控制操作数的移位 2.3.4 乘法-累加单元MAC （2）乘法器的输出 乘法器的输出经小数控制电路接至加法器的XA输入端。 （1）加法器的输入 XA输入：来自乘法器的输出。 YA输入： ①?来自累加器A的操作数； ② 来自累加器B的操作数。 （2）加法器的输出 输出经零检测器、舍入器和溢出/饱和逻辑电路后，将产生的状态标志送入状态寄存器，并将运算结果送入累加器A或B。 ’C54x的比较、选择和存储单元（CSSU）是一个特殊用途的硬件电路，专门用来完成Viterbi算法中的加法/比较/选择（ACS）操作。 CSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。 指数编码器是一个用于支持指数运算指令的专用硬件，可以在单周期内执行EXP指令，求累加器中数的指数值。 ’C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为： 由于这些寄存器都是存储器映像寄存器，因此可以很方便地对它们进行如下数据操作： 1．状态寄存器0（ST0） 2．状态寄存器1 (ST1) 3．工作方式状态寄存器PMST IPTR：用来指示中断向量所驻留的128字程序存储器的位置； MP/MC：用来确定是否允许使用片内程序存储器ROM OVLY：用来决定片内双寻址数据RAM是否映射到程序空间。 AVIS：用来决定是否可以从器件地址引脚线看到内部程序空间地址线； DROM：用来决定片内ROM是否可以映射到数据存储空间； CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号输