计算机系统结构实验3.2硬布线版CPU赖晓铮分析.pptVIP

算术逻辑运算系列指令的状态机流程图 运算器控制端译码电路 ADD SUB AND OR XOR INC DEC NOT THR(缺省) S3 1 0 1 1 0 0 1 0 1 S2 0 1 0 1 1 0 1 0 1 S1 0 1 1 1 1 0 1 0 1 S0 1 0 1 0 0 0 1 0 1 M 0 0 1 1 1 0 0 1 1 CN 1 0 1 1 1 0 1 1 1 计算机系统结构 实验系列 一、微程序版CPU 二、硬布线版CPU 三、流水线版CPU 四、嵌套中断CPU 赖晓铮 博士 华南理工大学 laixz@scut.edu.cn QQ: （二）硬布线版CPU 实验 实验内容： ● 设计一个硬布线版本CPU：在功能上完全兼容前述的微程序版本CPU：数据通路相同，指令体系相同，不同之处在于改用硬布线逻辑电路产生各时序阶段的微操作信号，取代了微程序控制器。在硬布线CPU上验证微程序版本CPU的指令程序。 实验目的： ● 掌握基于硬布线控制器的CPU设计原理。 ● 理解机器指令的硬布线逻辑实现方法。 硬布线版CPU 电路图 CPU指令集(OP码表) OP码 ( I7 I6 I5 I4 ) 指令助记符 OP码 ( I7 I6 I5 I4 ) 指令助记符 0111 IRET 1111 OR/ORI 0110 MOV 1110 AND/ANDI 0101 OUT/OUTA 1101 ADD/ADDI 0100 IN 1100 SUB/SUBI 0011 SET 1011 XOR/XORI 0010 SOP (INC/DEC/NOT/THR) 1010 SHT (RLC/ LLC/ RRC/ LRC) 0001 JMP/JMPR/Jx/JxR 1001 STO/PUSH 0000 NOP/HLT 1000 LAD/POP 一、系统指令： 汇编语言 功能 I7 I6 I5 I4 I3 I2 I1 I0 NOP; 无操作（延时4个T） 0000 0/0 x/0 HLT; 停机（断点） 0000 0/0 x/1 IRET; 中断返回 BP_PC?PC；BP_PSW?PSW 0111 0/0 x/x 汇编语言 注释 I7 I6 I5 I4 I3 I2 I1 I0 MOV RA, RB; (RB)?RA 0110 RA RB SET RA, IMM; IMM?RA 0011 RA x/x IMM 二、寄存器及I/O操作指令： 汇编语言 功能 I7 I6 I5 I4 I3 I2 I1 I0 IN RA, PORTx; (PORTx)?RA 0100 RA PORTx OUT RA, PORTx; (RA)?PORTx 0101 RA 0/PORTx OUTA RA, PORTx; (RA)?PORTx 0101 RA 1/PORTx 汇编语言 功能 I7 I6 I5 I4 I3 I2 I1 I0 LAD RA, [ADDR]; [ADDR]?RA 1000 RA 0/0 ADDR POP RA, [RB]; [RB]?RA 1000 RA RB STO RA, [ADDR]; (RA)?[ADDR] 1001 RA 0/0 ADDR PUSH RA, [RB]; (RA)?[RB] 1001 RA RB 三、存储器及堆栈操作指令： 汇编语言 功能 I7 I6 I5 I4 I3 I2 I1 I0 JMP ADDR; ADDR?PC 0001 0/0 0/0 ADDR JMPR RB; (RB)?PC 0001 0/0 RB JC ADDR; IF CF=1, ADDR?PC 0001 0/1 0/0 ADDR JCR RB; IF CF=1, (RB)?PC 0001 0/1 RB JZ ADDR; IF ZF=1, ADDR?PC 0001 1/0 0/0 ADDR JZR RB; IF ZF=1, (RB)?PC 0001 1/0 RB JS ADDR; IF SF=1, ADDR?PC 0001 1/1 0/0 ADDR JSR RB; IF SF=1, (RB)?PC 0001 1/1 RB 四、跳转系列指令： 五、算术逻辑运算指令： 汇编语言 功能 I7 I6 I5 I4 I3 I2 I1 I0 RLC RA; (RA)右逻辑移位 1010 RA 0/0 LLC RA; (RA)左逻辑移位 1010 RA 1/0 RRC RA; (RA)右循环移位 1010 RA 0/1 LRC RA; (RA)左循环移位 1010 RA 1/1 汇编语言 功能 I7 I6 I5 I4 I3 I2 I1 I0 INC RA; (RA)＋