计算机组成原理-第八讲分析.ppt

计算机组成原理 舒燕君 计算机科学与技术学院 第八讲 时序与控制 行时钟 列时钟 写时钟 WE RAS CAS A 6 A 0 存储单元阵列 基准单元 行 译 码 列译码器 再生放大器 列译码器 读 出 放 大 基准单元 存储单元阵列 行 译 码 I/O 缓存器 数据输出 驱动 数据输入 寄存器 DIN DOUT ~ 行地址 缓存器 列地址 缓存器 ③ 单管动态 RAM 4116 (16K × 1位) 外特性 4.2 DIN DOUT A 6 A 0 ~ 读放大器 读放大器 读放大器 … … … … … … … … … 0 63 64 127 128 根行线 C s 0 127 1 128 列 选 择 读/写线 数据输入 I/O缓冲 输出驱动 D OUT D IN C s ④ 4116 (16K × 1位) 芯片 读 原理 读放大器 读放大器 读放大器 … … 4.2 63 0 0 0 I/O缓冲 输出驱动 OUT D (4) 动态 RAM 刷新 刷新与行地址有关 ① 集中刷新 （存取周期为0.5 ?s ） “死时间率” 为 128/4 000 ×100% = 3.2% “死区” 为 0.5 ?s ×128 = 64 ?s 周期序号 地址序号 t c 0 1 2 3871 3872 0 1 t c t c t c t c 3999 V W 0 1 127 读 / 写或维持 刷新 读 / 写或维持 3872 个周期 （1936 ?s） 128 个周期 （64 ?s） 刷新时间间隔 （ 2 m s ） 刷新序号 ??? ??? t c X t c Y ? ? ? ? ? ? 4.2 以128 × 128 矩阵为例 tC = tM + tR 读写 刷新 无 “死区” ② 分散刷新（存取周期为1 ?s ） (存取周期为 0.5 ?s + 0.5 ?s ) 4.2 以 128 ×128 矩阵为例 W/R REF 0 W/R t R t M t C REF 126 REF 127 REF W/R W/R W/R W/R 刷新间隔 128 个存取周期 … ③ 分散刷新与集中刷新相结合（异步刷新） 对于 128 ×128 的存储芯片（存取周期为 0.5 ?s ） 将刷新安排在指令译码阶段，不会出现 “死区” “死区” 为 0.5 ?s 若每隔 15.6 ?s 刷新一行 每行每隔 2 ms 刷新一次 4.2 3. 动态 RAM 和静态 RAM 的比较 DRAM SRAM 存储原理 集成度 芯片引脚 功耗 价格 速度 刷新 电容 触发器 高 低 少 多 小 大 低 高 慢 快 有 无 主存 缓存 4.2 (3) 字、位扩展 用 1K × 4位 存储芯片组成 4K × 8位 的存储器 8根数据线 12根地址线 WE A8 A9 A0 ... D7 D0 … A11 A10 CS0 CS1 CS2 CS3 片选 译码 … … … … … … … … 4.2 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 ？片 8片 2. 存储器与 CPU 的连接 (1) 地址线的连接 (2) 数据线的连接 (3) 读/写命令线的连接 (4) 片选线的连接 (5) 合理选择存储芯片 (6) 其他 时序、负载 4.2 例4.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A 12 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 4.2 (3) 分配地址线 A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线 (4) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1