数字电路抢答器课程设计..docVIP

目录 一、设计题目 1 二、设计要求与设计说明 1 三、课题分析与设计说明 2 四、设计思路及原理 2 五、单元设计及实现 3 1、抢答信号产生电路 3 2、编码电路 3 3、锁存电路 4 4、译码电路 5 5、延时电路 6 6、振荡电路 7 六、总体设计及实现 9 七、调试仿真 10 八、零件表 12 九、设计总结 13 十、参考资料 13 一、设计题目 智力竞赛抢答器 二、设计要求与设计说明 1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、2、3、4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。 2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。 3、抢答器对参赛选手动作的先后有很强的分辨能力。即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。 4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。 5、画出总体电路图并列出元器件清单。 三、课题分析与设计说明 智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。主持人清零功能由信号产生电路和锁存电路共同实现。 四、设计思路及原理 模块化电路：方便电路安装和调试。 将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。 抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。 五、单元设计及实现 1、抢答信号产生电路 抢答信号产生电路用以产生抢答信号。 电路图如图5.1左边，本设计中信号是以高电平有效，所以按钮都和VCC相接。前5个为抢答的按钮，第六个为清零按钮。在编码电路后面有下拉电阻。 图5.1右边为按钮的实物图。 2、编码电路 编码电路用以将抢答信号编码为二进制数。 如图5.2，编码电路使用7个二极管进行编码。当按钮没有按下时，74LS75的D0、D1、D2被下拉电阻置0，如果按下1号按钮，则D0被置高，代表二进制数001。如果3号键被按下，D0、D1被置高，代表二进制数011。同理可以推出其他按钮。二极管具有单向导电性，如果1号按钮被按下，高电平不会沿图中红色箭头回流，所以输出只能是001。同理可以推导出该编码电路可靠可行。 使用该编码电路有以下考虑： （1）使用二极管传输延迟比门电路小，可以减小分辨时间（二极管传输延迟≤5ns,编码器74LS148传输延迟为10ns～15ns）。 （2）用二极管替换编码器，价格便宜，线路更简洁（网上调查：一颗IN4148约0.02元，而一片74LS148约2元）。 第6个按钮用于清零，结合以下锁存电路分析。 3、锁存电路 锁存电路将二进制数锁存，并输入到译码电路。 如图5.3.1，锁存器使用74LS75。芯片13脚（E0）和4脚(E2)为高电平时不锁存（Q0 Q1 Q2 Q3=D0 D1 D2 D3），为低电平时锁存。当按钮没有按下时，Q0 Q1 Q2输出低电平，三输入或非门12脚输出高电平，锁存器不锁存。当按钮被按下后，则Q0 Q1 Q2至少会有一个高电平，或非门12脚输出低电平，锁存器锁存，后按的按钮不会再被记录。 锁存器数据传输延迟为17~30ns，锁存传输延迟为25~30ns，或非门传输延迟为3~15ns，二极管传输延时计5ns，所以能分辨的信号只要不超过80ns就能分辨出来。 图5.3.2附74LS75真值表。 4、译码电路 译码电路将二进制数翻译使得可直接在数码管显示。 如图5.4.1，译码芯片选用74LS47。第3、4、5脚接高电平使能，7、1、2、6脚为二进制输入端，本电路不用高位D，直接接地。 图5.4.2，为74LS47真值表。 5、延时电路 延时电路是给振荡电路提供约1秒的使能信号（低电平）。 如图5.5，主要使用电容充放电实现。没有按钮按下时，或非门12脚输出高电平，VCC不会通过电阻R1给电容C3充电，而是通过