数电课程设计数字频率计..docVIP

1.概述 数字频率计是一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。计算每秒内的脉冲个数，我们称闸门时间为1秒。闸门时间闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器Proteus是一款电路分析实物仿真系统，可仿真各种电路和IC，元件库齐全有各种虚拟仪器，如示波器、逻辑分析仪、信号发生器模拟电路仿真、数字电路仿真、单片机及其外围电路组成的系统的仿真，使用方便。 　所谓频率，就是周期性信号在单位时间内变化的次数．若在一定时间间隔内测得这个周期性信号的重复变化次数为，则其频率可表示为 若在闸门时间1S内计数器计得的脉冲个数为，则被测信号频率Hz。图2-1 数字频率计整体框图 3.数字频率计的设计 3.1 放大整形电路 放大整形电路由晶体管 与74LS00等组成，放大器将输入频率为的周期信号如正弦波、三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。端输入未知频率的波，74LS00组成的施密特触发器将从晶体管放大器放大的信号进行整形变换，得到需要的方波。电路图如图3-1所示。 图3-1 放大整形电路 3.2 时基电路 时基电路的作用是产生一个标准时间信号，高电平持续时间是1s，由定时器555构成的多谐震荡器产生，当标准时间的精度要求较高时，应通过晶体震荡器分频获得。若震荡器的频率，其中。由公式和，可计算出电阻R1、R2及电容C的值。若取电容C=10uF，则 kΩ kΩ 所以取为36 kΩ，为107 kΩ。时基电路图如图3-2所示。 图3-2 时基电路 3.3 逻辑控制电路 在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清“0”信号。脉冲信号可由两个单稳态触发器74LSl23产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号和清“0”信号的脉冲宽度相同，如果要求tw=0.02s ，则有tw=0.45RxCx=0.02s，若取Rx=10kΩ，则Cx=tw/0.45Rx=4.4uf，取标称值4.7uf,由74LSl23的功能表可得，当, 触发脉冲从 1A端输入时，在触发脉冲的负跳变作用下，输出端1Q可获得一正脉冲端,一非Q端可获得一负脉冲，其波形关系正好满足要求。 图3-3 逻辑控制电路 逻辑控制电路中用的芯片是74LS123，74LS123是常用的可重触发单稳态触发器 锁存器的作用是将计数器在1s结束时所得的数进行锁存，使显示器稳定地显示此时计数器的值。1s计数时间结束时，逻辑控制电路发出锁存信号，将此时计数器的值送至数码显示器。选用锁存器74LS273可以完成上述功能。当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变。所以在计数期间内，计数器的输出不会送到译码显示器。 锁存器在一个有效脉冲到来后将计数器输出信号锁存，并输出到数码管译码器，4片译码器用74LS48实现。电路图如图3-4所示。 图3-4 计数、锁存、译码电路 表 7490功能表 复位输入 输出 R1R2 S1 S2 QD QC QB QA H H?? L??× H H? ×? L × ×??H?? H X L??×??L L × L?× L ×? ×??L × L?? L??× L L L L L L L L H L L H 计????? 数 计????? 数 计????? 数 计????? 数 课程设计，对于理论知识学习不够扎实的我深感，便，对知识进行了梳理，掌握了基本理论知识朱清慧电子线路设计编数字电子技术基础教程 附录二 元件清单 1 74LS123 2片 2 555 1片 3 74LS48 4片 4 74LS90 4片 5 74LS273 2片 6 74LS92 1片 7 74LS00 2片 8 数码显示器 4只 9 3DG100 1只 10 电阻 电容 若干  武汉理工大学《数字电子技术》课程设计说明书 14 译码显示器 锁存器 计数器 逻辑控制电路 闸门电路 时基电路 放大整形电路