数电复习资料56课时..docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电复习资料56课时.

数字电子技术典型题选 一、填空题 1.在数字电路中,逻辑变量的值只有 个值,即 和 。 2.在逻辑函数的化简中,合并最小项的个数必须是 2n 个。 3.组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态 。 4.TTL三态门的输出有三种状态:高电平、低电平和 高阻态 状态。 5.基本的逻辑关系有 , , 。 6.组成计数器的各个触发器的状态,能在时钟信号到达时同时翻转,它属于 同步 计数器。 7. A/D转换器的转换过程包括 , , , 四个步骤。 8.施密特触发器有 2 个稳定状态.,单稳态触发器有 1 个稳定状态.,多谐振荡器有 0 个稳定状态。 9.随机存储器RAM的电路结构主要由 、 和 三部分组成。为构成4096×8的RAM,需要 片1024×4的RAM芯片,并需要用 位地址码以完成寻址操作。 10. 8位移位寄存器,串行输入时经 个CP脉冲后,将得到8位数据的并行输出;欲将其串行输出,需经 个CP脉冲后,数码才能全部输出。 11.(93)10= ( ) 16= ( ) 8= ( ) 2 。 12.寻址1M×16的内存单元需要用 根地址线, 根数据线。 13. RS触发器的特性方程为 ,其约束条件为 。 14. D触发器的特性方程 T触发器的特性方程 。 15.正逻辑中,高电平表示 ,低电平表示 。 16.时序逻辑电路通常由 和 两部分组成。 17.共阴极的LED数码管应与输出 电平有效的显示译码器匹配。 18.共阳极的LED数码管应与输出    电平有效的显示译码器匹配。 19.某逻辑函数F的卡诺图如图所示,则F= 。 20.单稳态触发器的特点是电路有一个      和一个      。 21.“逻辑相邻”是指两个最小项   因子不同,而其余因子     。 22..在数字系统中,所有的运算都可以分解成 和 两种操作。 23..TTL电路如图,则 F1=   F2= F3= 24. CMOS电路的阈值电压为 。 25. 现场可编程门阵列FPGA 主要由IOB CLB 互连资源 和 SRAM组成。 25. A/D转换过程包括 , , , 等步骤。 27. 电路如图,则  F1= F2= F3= 28.若,则它的对偶式为 。 29.单稳态触发器的特点是电路有一个 态和一个 态 。 30.时序逻辑电路通常由 和 两部分组成。 31.数字电路在稳态时,电子器件(如二极管,三极管)处于开关状态,即工作在 区和 区。 32.某逻辑函数F的卡诺图如图所示,则F= 。 33. 设计一个8分频电路,至少需要 个触发器。 34. 现场可编程门阵列FPGA芯片的主要供应厂商有 、 和 LATTICE等。 35对13个信号进行编码时,需要使用的二进制代码的位数为 位。 36,JK触发器实现D触发器的功能时,应该使J= ,K= 。 37下图所示波形是一个 进制计数器的波形图。 38如果TTL的输入端开路,相当于接入 (高电平,低电平)。 39描述

文档评论(0)

sfkl + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档