(数字电路教学大纲04.docVIP

《数字电路》教学大纲（04） 英文名称：Digital Electronic Technology 学 分：4学分 学 时：64学时 理论学时：50学时 实验学时：14学时 先修课程：电路分析、低频电子线路 适用专业：电子信息工程专业、电子信息科学与技术专业 教学目的： 使学生在学完普通物理、电路分析基础等课程的基础上，系统地学习数字电子技术的基础理论、基本概念和基本方法，掌握数字电路设计的理论和方法，为今后深入学习数字电子技术领域的内容，以及为数字的技术在专业中的应用打好基础。 教学要求： 深刻理解数字电路的基本理论、基本概念和基本方法，熟练掌握数字逻辑电路与系统的分析方法，加强实践环节，使学生接受严格和系统的实验操作训练，提高学生使用仪器、测试电路和排除电路故障的能力，具备正确运用数字集成电路的能力。 教学内容： 制数、码制与半导体器件开关运用特性 （2学时） 1． 数制 2． 带符号数的代码表示 3． 数的定点表示与浮点表示 4． 数码和字符的代码 5． 半导体器件的开关特性 基本要求： 熟知数制与码制的概念、表示方法、性质及相互转换，掌握二极管、三极管MOS管的开关运用特性。 重 点： 二极管、三极管、MOS管的开关运用特性。 难 点： MOS管的开关运用特性。 逻辑代数基础 （4学时） 1． 逻辑代数的基本概念 2． 逻辑代数的基本定理及规则 3． 逻辑函数表达式的形式与变换 4． 逻辑函数的化简 基本要求： 深刻理解逻辑代数的基本概念，基本定理和规则，及逻辑函数的表示形式，熟练掌握化简逻辑函数的表示方法——公式法和图形法。 重 点： 逻辑代数的基本定理和规则，逻辑代数的化简。 难 点： 逻辑函数的代数化简法。 第三章 逻辑门电路 （4学时） 1． 基本逻辑门电路 2． 集成逻辑门电路 3． TTL与CMOS电路的连接 基本要求： 熟知基本逻辑门电路以及集成逻辑门电路工作原理和外特性，熟练掌握TTL与非门及其它功能的TTL、 CMOS逻辑门。 重 点： TTL与非门及其它功能的TTL门 ，MOS反相器及逻辑门、CMOS反相器及逻辑门。 难 点： TTL门和OC门的使用区别，三态门的特点。 组合逻辑电路 （8学时） 1． 组合逻辑电路的分析 2． 组合逻辑电路的设计 3． 典型组合逻辑电路设计 4． 组合逻辑电路的险象 基本要求： 熟练掌握组合逻辑电路的分析方法，深刻理解全加器、代码转换、数值比较、译码、数据选择、数据分配、奇偶检测等典型电路的概念和功能，掌握它们的分析和设计方法。 重 点： 组合逻辑电路的分析，组合逻辑电路的设计，译码电路、数据选择电路。 难 点： 组合逻辑电路的分析和设计方法。 触发器 （6学时） 1． 基本触发器 2． 几种常用的钟控触发器 3． 不同类型钟控触发器的相互转换 4． 集成触发器的主要参数 基本要求： 深刻理解触发器的性质，熟练掌握其功能，理解触发器的结构，熟练其触发方式，了解触发器的参数。 重 点： 触发器的逻辑功能、时钟触发器的触发方式。 难 点： 触发器的触发方式。 第六章 时序逻辑电路 （8学时） 1． 同步时序逻辑电路 同步时序逻辑电路的分析；同步时序逻辑电路的设计；典型同步时序逻辑电路设计举例 基本要求： 熟练掌握时序逻辑电路的分析方法和设计方法，深刻理解计数器、寄存器、序列检测器等典型的时序逻辑电路的概念和功能。掌握它们分析和设计方法。 重 点： 同步时序逻辑电路的分析和设计方法，计数器，寄存器。 难 点： 时序逻辑电路的设计方法、分析和作时序波形图。 采用大、中规模集成电路的逻辑设计 （8学时） 1． 译码器 2． 多路选择器 3． 二进制并行加法器 4． 数值比较器 5． 计数器 6． 寄存器 7． 大规模逻辑器件及其应用 基本要求： 深刻理解几种常见的中规模集成电路（译码器、多路选择器、数值比较器、加法器、寄存器、计数器）的外部特性和逻辑功能，了解可编程逻辑器件的基本类别、电路结构和工作原理、熟练应用中、大规模集成电路进行逻辑电路设计。 重 点： 译码器、串路选择器、数值比较器、寄存器、计数器、只读存储器ROM、可编程逻辑阵列的应用。 难 点： 中规模逻辑芯片的应用。 第八章 脉冲的产生和整形 （6学时） 1． 555定时器 2． 施密特滋发器 3． 单稳态触发器 4． 多谐振荡器 基本要求： 深刻理解555定时器的电路组成和功能，熟练掌握施密特触发器、单稳态触发器及多谐振荡器电路构成及其应用。 重 点： 施密特触发器、单稳态触发器、多谐振荡器。 难 点： 用5