(新型封装.docxVIP

（一）硅通孔（TSV，Through -Silicon-Via）技术3D 封装的发展趋势已经被清楚地确认，穿透硅通孔(TSV)的晶圆封装技术已不断地向高量产发展。然而，许多问题的研究仍然在进行中，比如：对于通孔联结需要怎样的深宽比及哪些填充材料和技术能够满足它们。穿透硅通孔(TSV) 将在先进的三维集成电路(3D IC)设计中提供多层芯片之间的互连功能。TSV与目前应用于多层互连的通孔有所不同，一方面是尺寸的差异(直径1～100 μm，深度10～400 μm)，另一方面，它们不仅需要穿透组成叠层电路的各种材料，还需要穿透很厚的硅衬底。目前制造商们正在考虑的多种三维集成方案，也需要多种尺寸的TSV 与之配合。等离子刻蚀技术已经广泛应用于存储器和MEMS 生产的深硅刻蚀工艺，同样也非常适合于制造TSV。TSV 作为新一代封装技术，是通过在芯片和芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的最新技术，能够在三维方向使得堆叠密度最大，芯片之间的互连线最短、且外形尺寸最小，大大改善了芯片速度和低功耗性能。（定义）硅通孔技术（TSV）是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的新技术(见图4 所示)。TSV 技术被看做是一个必然的互连解决方案，是目前倒装芯片和引线键合型叠层芯片解决方案的很好补充。许多封装专家认为TSV 是互连技术的下一阶段。实际上，TSV 可以很好取代引线键合。硅通孔技术(TSV)是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。它将集成电路垂直堆叠，在更小的面积上大幅提升芯片性能并增加芯片功能。与以往的IC 封装键合和使用凸点的叠加技术不同，TSV 能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大改善芯片速度和低功耗的性能。因此，业内人士将TSV 称为继引线键合(Wire Bonding)、TAB 和倒装芯片(FC)之后的第四代封装技术。由于TSV 工艺的内连接长度可能是最短的，因此可以减小信号传输过程中的寄生损失和缩短时间延迟。TSV 的发展将受到很多便携式消费类电子产品的有力推动，这些产品需要更长的电池寿命和更小的波形系数。芯片堆叠是各种不同类型的电路互相混合的最佳手段，例如将存储器直接堆叠在逻辑器件上方。TSV的优势：缩小封装尺寸高频特性出色，减小传输延时降低噪声降低芯片功耗，TSV可将硅锗芯片的功耗降低大约40%热膨胀可靠性高参数：3.1 TSV 工艺TSV 是通过铜填充或者铜的均匀性淀积进行制作的。其中，铜从通孔底部和侧壁同时开始生长。为了确保通孔顶部附近能够进行速度较慢的放射状生长以获得无孔洞填充结果，电镀系统还采用了一些有机添加剂。以下是所用工艺步骤：(1) 通过刻蚀或激光熔化在硅晶体中形成通孔；(2) 通过PECVD 淀积氧化层；(3) 通过PVD、PECVD 或MOCVD 工艺淀积金属粘附层/ 阻挡层/ 种子层；(4) 通过电化学反应往通孔中淀积铜金属；(5) 通过化学机械抛光或研磨和刻蚀工艺去除平坦表面上的铜金属。TSV 技术不仅可以连接两块芯片内的不同核心，还能将处理器和内存等不同部件连在一起，并通过数千个微小的连线传输数据，比如在硅锗芯片中，通过钻出许多细微的孔洞并以钨材料填充，就能得到TSV。相比之下，目前的芯片大多使用总线(bus)通道传输数据，容易造成堵塞、影响效率。更加节能也是TSV 的特色之一。据称，TSV 可将硅锗芯片的功耗降低大约40％。另外，由于改用垂直方式堆叠成“3D”芯片，TSV 还能大大节约主板空间。尽管目前也有垂直堆叠芯片，但都是通过总线互连，因此不具备TSV 的高带宽优势，因为TSV 是直接连接顶部芯片和底部芯片的。使用TSV 互连的3D 芯片堆叠所需的关键技术包括：(1) 通孔的形成；(2) 绝缘层、阻挡层和种子层的淀积；(3) 铜的填充（电镀）、去除和再分布引线（RDL）电镀；(4) 晶圆减薄；(5) 晶圆/ 芯片对准、键合与切片。这些技术中的大多数对于封装产业来说都是相当新奇的，而且还要冒很大的风险进行巨额的投资。这就是目前3D 芯片为何仍处于研发阶段的原因，即使对于那些最大的半导体公司也是如此。TSV 互连尚待解决的关键技术难题和挑战包括：(1) 通孔的刻蚀———激光vs. 深反应离子刻蚀(DRIE)；(2) 通孔的填充———材料(多晶硅、铜、钨和高分子导体等)和技术(电镀、化学气相沉积、高分子涂布等)；(3) 工艺流程———先通孔(via-first)或后通孔(via-last)技术；(4) 堆叠形式———晶圆到晶圆、芯片到晶圆或芯片到芯片；(5) 键合方式———直接Cu-Cu 键合、粘接、直接熔合、焊接和混合等；(6) 超薄晶圆的处理———是否使用载体。应用： 2010年12月，台