模數混合设计高速DAC设计注意事项二.docVIP

下载本文档

5
0
约小于1千字
约 5页
2017-01-14 发布于重庆
举报
版权申诉

模數混合设计高速DAC设计注意事项二.doc

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

模數混合设计高速DAC设计注意事项二

THS5661A 12bit 125MSPS DAC设计分析一、SCH方面：数据输入端口串联终端匹配33R【高速信号外接长线时，反射考虑】;然后加了缓冲门【LVT考虑驱动能力】，再加串联终端匹配33R【反射考虑】。时钟从端口输入或SMA输入【并联端接匹配】，然后经过缓冲门【ALVC考虑速度兼顾驱动能力】,与数据线等延时考虑。 ――――――――――――――――――――――――――――――――――――――― 参考源, 采用LT1004-1.2V 微集成电压参考源，精度达到正负4mV,低噪声。 DAC模拟输出可选balun或者宽带差值运放转为单端输出；balun方式适合高频输出，其低频特性不好，宽带运放则DC到100MHz以下；如何选择请参考下文；差值运放输出端加一个R，相位裕量考虑。 Balun前面加一个100欧姆，100//(49.9+49.9)=50 则balun输出阻抗为Z=n*n*50＝50欧姆，所以SMA口输出接50欧姆的测量设备，可以获得最佳效果。【匹配原理】 ――――――――――――――――――――――――――――――――――――――― 电源滤波处理。LC构成低通滤波器，主要滤除几百k低频纹波噪声；高频噪声由于电感的分布参数耦合到下一级，所以在后级加磁珠抑制高频噪声。 LC幅频特性分析：模拟地和数字地多点相连。抑制数字地噪声耦合到模拟地中。二、PCB方面：数据输入信号线等长处理【考虑高速情况，做电等长处理】主要是数字地和模拟地隔离；采用多层板：地平面和电源平面，可以做阻抗控制，等电长度处理等。三、参考 LVT与ALVC，HC AHC比较：母板+板卡的设计中尤其要考虑选型。 Balun与运放选择比较：模数混合设计：高速DAC设计注意事项二 Jlongx@163.com 1 / 5