2011电子设计竞赛培训-ISE设计数模混合系统详解.ppt

基于ISE的数模混合系统设计 --系统的结构图 基于ISE的数模混合系统设计--FPGA的内部结构图 基于ISE的数模混合系统设计--串行ADC转换器 TLC549串行模数转换器： 8位分辨率 差分参考输入电压 转换时间…17us (最大) 总的访问和转换周期/秒：40,000 片上软件可控制的采样和保持功能 4MHz的内部系统时钟 宽的供电电压：3V-6V 基于ISE的数模混合系统设计--串行ADC转换器（内部结构） 基于ISE的数模混合系统设计--串行ADC转换器（时序关系） 基于ISE的数模混合系统设计--串行ADC转换器（推荐的操作条件） 基于ISE的数模混合系统设计--串行DAC转换器 TLV5620为4路串行数模转换器： 4个独立的8位电压输出DAC 串行接口 高阻抗参考输入 可编程的1或2倍输出范围 同步更新 3V供电电压 基于ISE的数模混合系统设计--串行DAC转换器（内部结构） 基于ISE的数模混合系统设计--串行DAC转换器（转换公式和时序关系） 基于ISE的数模混合系统设计--线性转换电路的设计 基于ISE的数模混合系统设计--串行ADC电路设计 基于ISE的数模混合系统设计--串行DAC电路设计 基于ISE的数模混合系统设计--串行DAC后级放大电路设计 来自串行DAC的模拟输出电压DA_V_OUT, 经过同 相放大器放大后,得到与输入电压同相变化的输出电压 AV_OUT(可选择使用)。 基于ISE的数模混合系统设计--峰值和频率检测原理 检测准则: 1）先检测并计算输入信号的频率,通过过中值点比较 的方法,计算得到。 2）然后在一个信号周期内,检测信号的最大值和最小 值,通过计算得到峰峰值，然后计算得到信号的幅值 基于ISE的数模混合系统设计--串行DAC后级放大电路设计 基于ISE的数模混合系统设计--FPGA的ADC相关设计模块结构 基于ISE的数模混合系统设计--新建工程 基于ISE的数模混合系统设计--新建工程 基于ISE的数模混合系统设计--新建工程 基于ISE的数模混合系统设计--创建一个新工程 基于ISE的数模混合系统设计--创建一个新工程 基于ISE的数模混合系统设计--创建新设计文件ioclk.vhd 基于ISE的数模混合系统设计--创建新设计文件ioclk.vhd 基于ISE的数模混合系统设计--创建新设计文件ioclk.vhd 基于ISE的数模混合系统设计--创建新设计文件ioclk.vhd 基于ISE的数模混合系统设计--创建新设计文件ioclk.vhd 基于ISE的数模混合系统设计--创建新设计文件ioclk.vhd 基于ISE的数模混合系统设计--创建新设计文件ioclk.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 这是一个典型的有限自动状态机 FSM，在设计方法上使用的是单进 程的描述方式，即：下状态转移逻 辑、输出逻辑和状态寄存器都写在 一个进程中，这种写法比较直观， 容易理解。 基于ISE的数模混合系统设计--创建新设计文件control549_serialtoparallel.vhd 基于ISE的数模混合系统设计--仿真新设计文件control549_serialtoparallel.vhd 为了进一步的验 证该设计的正确性, 将使用行为仿真对 该设计进行软件上 的验证,以确保整个 设计的正确。 基于ISE的数模混合系统设计--仿真新设计文件control549_serialtoparallel.vh