《c20,c50,c60系列DSP编程方法.docxVIP

二、TI公司三大系列内部结构的简介?1、C2000系列的内部结构?1，C2000系列基于改进的哈佛结构，支持分开的程序空间和数据空间。还有第三个空间，即I/O空间，用于片外总线接口。外设总线映射到数据空间，因此，运行在数据空间的所有指令，都可以运行于所有的外设寄存器。C2000系列的CPU包括：一个32位的中心算术逻辑单元(CALU)、一个32位的累加器(ACC)、CALU具有输入和输出数据定标移位器、一个16x16位乘法器、一个乘积定标移位器、数据地址产生逻辑：包括8个辅助寄存器和1个辅助寄存器算术单元(ARAU)、程序地址产生单元?C2000系列采用2xLPASIC核，其内部设有6组16位的数据与程序总线。这6组总线是：PAB(ProgramAddr．Bus)程序地址总线DRAB(Data-ReadAddr．Bus)数据读地址总线；?DWAB(Data-WriteAddr．Bus)数据写地址总线；?PRDB(ProgramReadBus)程序读总线；DRDB(DataReadBus)数据读总线；DWEB(DataWriteBus)数据写总线。?将数据读地址总线(DRAB)和数据写地址总线(DWAB)分开，CPU就可以在同一个机器周期内读和写数据。?C2000系列具有以下类型的片内存储器：双访问RAM(DARAM)，即一个机器周期内可以访问两次的存器；FlashEEPROM或工厂掩模的ROM。C2000系列的存储器分为单独可选择的4个空间，总共的地址范围为224K字：程序存储器(64K字)；局部数据存储器(32K字)；全局数据存储器(64K字)；输入／输出(64K字)。2、C5000系列的内部结构?C5000系列中央处理单元CPU包括算术逻辑单元、乘法器、累加器、移位寄存器、各种专门用途的寄存器、地址发生器、比较选择单元、指数编码器。具体内容如下①先进的多总线结构，具有1条程序存储器数据总线、3条数据存储器数据总线和4条地址总线；②40位算术逻辑单元(ALU)，包括40位的桶形移位寄存器和2个独立的40位的累加器；③17位乘17位的并行乘法器与一个40位的专用加法器结合在一起，用于单周期乘／累加操作；④比较、选择和存储单元(CSSU)，用于Viterbi操作(一种通信的编码方式)中的加/比较选择；⑤指数编码器用于在单周期内计算40位累加器的指数值；⑥2个地址生成器，包括8个辅助寄存器和2个辅助寄存器算术单元[6]。?C5000系列内部存储器系统包括16～24位外接存储器接口、片内的程序ROM、片内的单访问的数据RAM和双访问的数据RAM。具有16位192?K的基本可寻址空间：64?K字程序空间，64?K字数据和64?K字的I/O空间[7]。?C5000系列的片外设和专用电路包括①软件可编程等待状态发生器；②可编程的存储器体转换逻辑；③片内的锁相环(PLL)时钟发生器，可采用内部振荡器或外部的时钟源；④外部总线关断控制电路可用来断开外部数据总线、地址总线和控制信号；⑤数据总线具有数据保持特性；⑥可编程的定时器；⑦直接存储器访问(DMA)控制器；⑧可与主机直接连接的8位并行主机接口(HPI)，有些产品还包括：扩展的8位并行主机接口(HPI8)和16位并行主机接口(HPIl6)；⑨片内的串口根据型号不同分以下类型：全双工的标准串口，支持8位和16位数据传送、时分多路(TDM)串口、缓冲串口(BSP)以及多通道缓冲串口(McBSP)。?3、C6000系列的内部结构?C6000系列DSP芯片的CPU包括：程序取指单元、指令分配单元、指令译码单元、双数据通道(每个通道包含4个功能单元)、32个32bit寄存器(C62x／67x系列)／64个32bit寄存器(C64x系列)、控制寄存器、控制逻辑、测试、仿真和中断逻辑、断电。?芯片内的CPU有8个并行处理单元，分为相同的两组。单个指令字长度为32bit，8条指令构成一个指令包，总字长为256bit。芯片内部设置了专门的指令分配模块，可将每个256bit的指令包同时分配到8个处理单元，并由8个处理单元同时执行。当芯片的最高时钟频率为1GHz，且内部8个处理单元同时运行时，其最大处理能力可达8000MIPS。指令并行化是实现其良好性能的关键，使该系列DSP芯片的性能远远超出传统设计所实现的性能。?DSP芯片的内部存储器为最大可达7Mbit的片内SRAM。它一般可划分为一级缓冲存储器(简称为缓存)、二级缓存两部分(C620x／C670x系列仅具有一级缓存)。其一级缓存又可分为内部程序缓存和内部数据缓存两部分。?C6000DSP芯片的存储器寻址空间为32bit，可以进行字节寻址，获得8bit、16bit、32bit数据。它可以很方便地配置不同速度、不同容量、不同复杂程度的存储器，其32bit的外部