数字逻辑第6章1分析.ppt

1,2,3 6.4 时序电路定时（续） 6.4 时序电路定时（续） Tp=tslack+（tpd，ff+tpd，comb+ts） Tp≥MAX（tpd+tcomb+ts）=tp，min 6.4 时序电路定时（续） 1.5ns=tslack+0.2+1.3+0.1=tslack+1.6ns 设所有触发器相同，tpd=0.2ns，ts=0.1ns，最大tpd，comb为1.3ns，且tp设置为1.5ns 例6-2 时钟周期与频率估算 tslack=-0.1ns，说明tp设置过小，tp应该≥tp，min=1.6ns Fmax=1/1.6ns=625MHZ 触发器的保持时间th与时钟偏移有关，时钟偏移也会影响时钟频率 6.5 异步交互 异步电路中，状态的改变与时钟不同步，任何输入变化都可能引起状态发生改变。 若将触发器与锁存器的时钟看做普通输入，触发器与锁存器也就是异步电路 异步电路的设计相当困难 由于速度与功耗的问题，同步电路的时钟的使用也有局限，探索采用异步电路的设计 同步电路输出驱动异步电路的问题主要是组合冒险 异步电路驱动同步电路或两个同步电路的时钟不同步，会出现亚稳态的现象 6.6 同步与亚稳态 电路举例： S0(y0，y1，y2=1,0,0)时，RDY=1，电路在S0（1,0,0）、S1（0,1,0）和S2（0,0,1）之间循环 RDY=0，维持S0，直到RD