lecture组合逻辑电路数电课件.pptVIP

说明: 数据选择器仅对实现单输出的逻辑函数方便，对于多输出函数，每个 输出需要至少一块数据选择器； 在mn情况下，选择哪些变量作为地址，可以任意选择，不同选择方案结果不同，要获得最佳方案，须进行仔细分析。 3. 用译码器设计组合逻辑电路 若将3线－8线译码器A2、A1、A0作为3个输入变量，则8个输出端得到这3个输入变量的全部最小项。再利用附加门电路将这些最小项适当组合，便可得到任何形式的三变量组合逻辑函数。 同理，用n位二进制译码器和或门（或者与非门）能获得任何形式输入变量数不大于n的组合逻辑函数。 例：用3线－8线译码器设计一个多输出的组合逻辑电路 解： F1=AB+BC+AC F2=AB+BC+ABC F3=AC+BC+AC ｛ F1=m1+m4+m5+m7 F2=m0+m1+m2+m6+m7 F3=m1+m3+m4+m6+m7 = m1·m4·m5·m7 = Y1·Y4·Y5·Y7 = m0·m1·m2·m6·m7 = m1·m3·m4·m6·m7 = Y0·Y1·Y2·Y6·Y7 = Y0·Y1·Y2·Y6·Y7 将输入变量A、B、C分别加到译码器地址输入A0、A1、A2，用与非门作F1、F2、F3的输出门，即可得到用3线－8线译码器实现函数的逻辑电路。 4. 用加法器设计组合理逻辑电路 例：将8421BCD码转换为余3BCD码 余3BCD码是在8421BCD码的基础上加上恒定常数3（0011），因此可采用4位全加器，8421BCD码作为一组数据输入端的输入，另一组数据输入端接上常数0011，输出Y3～Y0即为余3BCD码。 4.3 组合逻辑电路中的竞争－冒险现象 静态逻辑冒险 如何判断是否存在逻辑冒险 如何避免逻辑冒险 前面谈到的组合逻辑电路的分析和设计，都是在输入、输出信号处于稳定的逻辑电平下进行的。为保证系统工作的可靠性，需知道当输入信号逻辑电平发生变化的瞬间电路的工作情况。 逻辑冒险 举例：有 2 输入与门和 2 输入或门，两输入信号是由同一信号源提供的原变量A和反变量A，经过两个不同的路径传送到输出端。输出端会出现不应有的尖脉冲。 由于竞争而导致输出端可能出现尖峰脉冲的现象称为竞争-冒险。 冒险是竞争的结果，但有竞争不一定都会产生冒险。 显然，门电路传输延迟时间有差别，是导致出现竞争-冒险的重要原因。 如何判断是否存在逻辑冒险 当有输入变量A和A通过不同传输途径到输出端时，那么当输入变量A发生突变时，输出端有可能产生静态逻辑冒险。 当有两个或两个以上输入变量发生变化时，输出端有可能产生静态逻辑冒险。 消除竞争--冒险的方法 3、接入滤波电容：由于竞争冒险产生的尖峰脉冲很窄（在几十纳秒以内），所以只要在电路输出端并连一个滤波电容，在TTL电路中，电容值一般在几十至几百pf，就足以把尖峰脉冲的幅度削弱至门电路的阈值电压以下。 1、修改逻辑设计：通过增加冗余项的方法，从根本上消除冒险。 2、引入选通脉冲：冒险发生在输入信号变化转换瞬间，采用取样脉冲错开输入信号发生转换的瞬间，可有效避免冒险。 在加取样脉冲时，对取样脉冲的宽度和产生时间有一定的要求：电路稳定后再加取样脉冲，在取样脉冲作用期间，输出信号才有效，以避免毛刺影响输出波形。 习题： 用译码器构成一位全加器电路 分别用4选1和8选1数据选择器实现函数 用全加器实现余3码转换成BCD码 用3线－8线译码器实现一位全减器电路 P175 4.12, 4.14, 4.20，4.21 F=A·B·C+AC+A·B·C 已知某电路输入信号A、B、C和输出信号Y的波形图，试用8选1数据选择器74151实现函数Y。74151逻辑符号如图示，其中D0~D7为数据输入端，A0~A2为选择控制端，ST为使能端，低电平有效。 某项比赛有三名评判员，其中A为主评判员，B、C为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。试用译码器实现此功能的逻辑电路。 双四选一数据选择器CT4153功能表如表所示。试分析图示电路功能：写出函数F(A,B,C,D)表达式，再用最小项之和的形式表示。 1 X X 0 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 1. 七段半导体数码显示器(LED) a b