簡易数字信号传输性能分析仪.docxVIP

简易数字信号传输性能分析仪（E 题）方案论证方案比较与选择低通滤波器模块方案一：无源低通滤波器由无源元件(R、L 和C)组成的滤波器，它是利用电容和电感元件的电抗随频率的变化而变化的原理构成的。这类滤波器的优点是：电路比较简单，不需要直流电源供电，可靠性高；缺点是：通带内的信号有能量损耗，负载效应比较明显，使用电感元件时容易引起电磁感应，当电感L较大时滤波器的体积和重量都比较大，在低频域不适用。方案二：有源低通滤波器由无源元件(一般用R和C)和有源器件(如集成运算放大器）组成。这类滤波器的优点是：通带内的信号不仅没有能量损耗，而且还可以放大，负载效应不明显，多级相联时相互影响很小，利用级联的简单方法很容易构成高阶滤波器，并且滤波器的体积小、重量轻、不需要磁屏蔽(由于不使用电感元件）；适应与低频场合。综上所说：采用有源低通滤波器，由R,C,集成运放设计而成。提取时钟模块方案一：采用模拟锁相环电路，提取时钟，如下图所示。曼彻斯特编码中没有很强的时钟分量。所以硬件锁相环，不易提取时钟。方案二：数字锁相环由于曼彻斯特编码的有自同步能力和良好的抗干扰性能，在信噪比较高时可以把曼彻斯特码经过数字锁相环相位同步后作为时钟。方案描述本系统采用STM32和FPGA为核心处理器，联合控制M序列触发时钟发生，分析仪处的时钟恢复，接收经过模拟数字信道的信号的衰减控制，眼图的绘制，分析和测量。8位M序列发生器产生幅度可调基带信号，采用Manchester编码方便提取时钟，频率在10kbps和100kbps之间。基带信号通过低通滤波并附加由14位M序列发生器产生的10M时钟的白噪声来模拟传输信道，最终进入分析仪进行信号分析。有噪声叠加的基带信号经过衰减网络，低通滤波，比较器整流还原成当初的基带信号。FPGA处理器用数字锁相环技术从基带信号中恢复时钟，并用ARM在LCD上完成眼图的绘制和对信号的测量分析工作。在信噪比较大时，用上述方法即可恢复基带信号时钟，但在信噪比小于1时，使用上述方法已无法恢复时钟。考虑到此信道噪声幅度恒定的特殊性，在大噪声低信噪比时，首先采用包络检波恢复基带信号包络，再用上述方法恢复信号即可。理论计算与分析低通滤波器设计低通滤波器采用有源Butterworth滤波器，Butterworth滤波器带内平稳，三个滤波器带外衰减不少于40dB/十倍频程；截止频率误差绝对值不大于10％。三个滤波器采用继电器切换。2阶有源低滤波器的设计如下，4阶有源滤波滤波器为2阶有源滤波器级联。图表 1 二阶有源低通滤波器m序列数字信号采用线形移位寄存器发生器来产生。数字信号序列，采用8位移位寄存器SN74LS164和SN74ALS86异或门产生。SN74LS164最大时钟频率可达35MHz,输出TTL电平。数据率能够满足10~100kbps。在开启时采用按键设置为高电平，打破死循环。采用FPGA产生时钟频率10~100kbps，按10kbps 步进可调。伪随即信号,数据率为10Mbps，采用两片8位SN74LV595移位移位寄存器，最大时钟频率可达到80M，伪随即序列产生原理和数字信号相同。曼彻斯特编码，即曼彻斯特编码是一种自同步的编码方式，即时钟同步信号就隐藏在数据波形中。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从高到低跳变表示1，从低到高跳变表示0。曼彻斯特码在时钟的前半周期和原码相同，后半周期和原码相反。因此用一个数据选择器，在时钟信号为高电平时，选择原码作为曼彻斯特编码的信号，而时钟信号为低电平时，选择原码的反码作为曼彻斯特编码信号即可。采用D触发器MC74F74和74ALS157数据选择器。同步提取时钟同步提取时钟模块为数字锁相环电路，其包括三个主要部分：鉴相器（DPD）、低通滤波器（DLF）、数控振荡器（DCO），其示意原理图如下所示，图表 2 数字锁相环其中各个模块的结构与原理如下：超前-滞后型数字鉴相器，其输出一个表示本地估算信号超前或滞后于输入信号的量。假如本地估算信号超前于输入信号，则输出“超前脉冲”，以便利用该“超前脉冲”控制本地估算信号的相位推后。反之，则输出“滞后脉冲”，并使本地估算信号的相位前移，这样隐含在曼彻斯特码中的位时钟就被鉴相器比较了出来。超前一滞后型数字鉴相器可分为积分型和微分型两种。积分型超前一滞后数字鉴相器，结构和硬件实现比较复杂，但具有优良的抗干扰性能。而微分型数字鉴相器结构相对简洁，硬件实现也比较简单，但是它的抗干扰能力比较差。这里采用微分型超前一滞后型数字鉴相器，将抗干扰的任务留给后面的数字滤波器环节实现。DLF的滤波功能是通过一个Mod为8的计数器来实现的。当系统启动时，DLF的Mod开始加减计数(Mod复位后为8)，计数的方向由Head与Lag脉冲来控制。当Lag为