- 1、本文档共77页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
系統级功耗模型研究
摘要
随着嵌入式系统、便携式设备的大量涌现,功耗问题已越来越被人们所关注。甚至在电路设计中成了主要的约束。在自顶向下设计的每个层次上,设计者都需要经过一个功耗评估,优化调整的循环过程。低层的(电路级,门级)功耗评估工具虽然有较高的精度,但是仿真速度太慢,不适合目前庞大复杂的系统。因此需要一个快速,精确的功耗评估机制。
本文的研究背景是为面向低功耗的SoC系统设计中的体系结构优化和软件(编译器)优化提供支持。从这个角度出发,本文提出了一种包含指令级功耗模型和部件级功耗模型在内的两层系统级功耗模型。
部件级功耗模型是系统级功耗模型的基础,它根据部件的结构信息,自底向上的计算各个部件的功耗。存储系统的能耗分成两部分:指令/数据cache和主存部分使用分析模型;指令/数据cache和数据通路间的总线使用翻转敏感模型。对于数据通路中的部件采用周期精确的输入翻转敏感功耗模型。并根据位操作,将部件分为位无关部件和位相关部件。位无关功能部件的每个比特位的变化是独立的,不受其它比特位变化的影响,也不影响其它比特位的变化。位相关功能部件的各个比特位的变化是相关联的,某个比特位的变化会影响其它比特位的操作或某个比特位的变化会受到其它比特位的影响。根据两类部件结构的特点,采用不同的方法建立功耗模型。
指令级功耗模型包括指令的静态功耗和指令间的动态功耗。每条指令的执行会涉及到数据通路上的一系列相关部件,并引起这些部件的开关活动。不同的操作码和寻址方式以及地址和数据的编码方式,确定了每条指令的基本功耗。在程序动态执行过程中,由于执行上下文的切换,会带来额外的附加功耗,这部分功耗称为动态功耗。对指令功耗的分析,最终可转化为对周期功耗的分析。
本文提出的系统级两层功耗模型是周期精确的。在微结构层结合了统计分析和翻转敏感两种模型, 由于考虑了功耗中的数据依赖性,因此可以得到比较精确的、能用于指导体系结构层的优化的功耗评估结果。同时在微结构层的基础上,本文建立了指令级功耗模型,可以有效的支持编译器的优化工作。
关键词:功耗评估 系统级功耗模型 部件级功耗模型 指令级功耗模型 翻转敏感
*本文工作得到国家自然科学基金(No项目和安徽省自然科学基金(No项目的支持,在此表示感谢。
Abstract
With the emergence of embedded systems and portable applications, power consumption has become a hot issue, which considered a major design constraint. Designers must be concerned with both estimating and optimizing the energy dissipation at every level of the top-down design hierarchy. Power estimation at the lower levels is high accurate, but difficult and expensive to the growing complexity system. Efficient and accurate power estimation technique becomes indispensable.
To support architectural level optimization and software optimization in low power SoC architecture design, a cycle accurate system level power model is purposed, which consists of instruction level model and microarchitecture model.
The microarchitecture model is the base of system level power model. The technique proposed in this paper is a bottom-up approach that relies on extracting a power model from an existing circuit and utilizes the structural information. Storage system is divided into instruction/data cache and memory, which are mod
您可能关注的文档
最近下载
- DB41T 2431-2023 重点区域地质灾害风险调查评价规范(1:10000).docx VIP
- 2012 INTERNATIONAL BUILDING CODE (2012年国际建筑规范).pdf VIP
- 金龙湖养老度假基地可行性报告.doc VIP
- 光伏发电工程施工规范.docx VIP
- 渗透检测工艺规程.pptx VIP
- 质量员考试(市政质量)基础知识试卷真题(2025年新版附解析).docx VIP
- 幼儿园课件:变焦PPT.ppt
- KEF音响无线HiFi扬声器LS50 Wireless II用户手册.pdf VIP
- 一种低气味、低刺激双固化胶粘剂及其制备方法.pdf VIP
- 设计机构设置和岗位职责.docx VIP
文档评论(0)