《精》第3章-计算机系统结构(第五版)李学干.pptVIP

　　 3.1.2 并行主存系统　　图3 - 1是一个字长为W位的单体主存，一次可访问一个存储器字，所以主存最大频宽Bm=W/TM。 要想提高主存频宽Bm，使之与CPU速度相匹配，在同样的器件条件(即同样的TM)下，只有设法提高存储器的字长W。例如，改用图3 - 2的方式组成，这样，主存在一个存储周期内就可读出4个CPU字，相当于CPU从主存中获得信息的最大速率提高为原来的4倍，即Bm=W×4/TM。我们称这种主存为单体多字存储器。 　　一个大容量的半导体主存往往是由许多容量较小、字长较短的存储器片子组搭而成的，每个存储片子都有其自己的地址译码、读/写驱动等外围电路。因此，可采用图3 - 3所示的多体单字交叉存储器。 　　CPU字在主存中可按模m交叉编址，根据应用特点，这种交叉又有低位交叉和高位交叉两种(将在7.1.2节多处理机硬件结构中介绍)。现以低位交叉为例。在单体多字方式中，m为一个主存字所包含的CPU字数，在多体单字方式中则为分体体数。以多体单字交叉为例，单体容量为l的m个分体，其Mj体的编址模式为m×i+j，其中，i=0，1，2，…，l-1，j=0，1，2，…，m-1。表3 - 1列出了图3 - 3中各分体的编址序列。 　　各分体可以采用同时启动或如图3 - 4所示的分时启动方式工作。相对而言，分时启动方式所用的硬件较节省。 　　图3 - 5画出m为4、8、1