《精》计算机组成原理习题课.ppt

P150 11(DRAM刷新） P151 第15题1/8 16根地址线，8根数据线 CPU具有64K×8位的寻址能力 主存储器容量上限是64K×8位 位扩展宽度：8位 P151 第15题2/8 4K地址为系统程序区（ROM区） ROM地址空间：0000～0FFF，容量：4K×8 选择4K×4，2K×8芯片均可 选择4K×4芯片2片，采用位扩展 4096～16383为用户程序区（RAM区） RAM地址空间：1000～3FFF，容量：12K×8 选择1K×4，2K×8，4K×8芯片均可 选择4K×8芯片3片，采用字扩展 P151 第15题3/8 存储器芯片地址空间 共需4个片选 P151 第15题4/8 74138 P151 第15题5/8 74138真值表 P151 第15题6/8 负逻辑：译码输出直接作为片选信号 74138输入管脚连接： 控制端：E2，E1#，E0# E2：H（高电平） E1#，E0#：CPU存储器访问请求线MREQ# 译码地址输入端：A2，A1，A0 A2：L（低电平） A1，A0：CPU地址线A13，A12 P151 第15题7/8 译码输出 P151 第15题8/8 P151 第16题 8片8K×8芯片与CPU连接 共需8个片选 P151 第16题 P151 第16题 P151 第16题 4.28 4.29 4.32 CACHE补充：第1题 1. 某机主存容量为16MB，组相联方式的Cache容量为64KB，Cache与主存都分为16组，每个数据块为256字节。某指令执行时，经寻址计算，其字节操作数的有效地址为020281H，又知Cache中第2组(组号为2的那组)的前4块已装入，且第2组前4块的Tag内容为: 第1题－第1问 块尺寸＝256字节 块内地址：8位 组数＝64KB/(256B*16)＝16 组地址：4位 主存块数＝16MB/256B=64K 主存块/组＝64K/16＝4K 组内块地址：12位 第1题－第1问 主存地址：24位 12位组内块地址，4位组地址，8位块内地址 Cache的Tag：12位 12位组内块地址 第1题－第2问 主存地址：020281H 最低8位为块内地址 对应组内块地址：020H(将与Cache块Tag比较) 主存块号：0202H 对应Cache组号 主存块号%组数＝0202H%16＝2 表明：该主存地址可映射在Cache第2组 Cache第2组 第1块的标记：020 结论：命中，可以从Cache读取数据 CACHE补充：第2题 2. 计算机系统包含32K字的主存，Cache容量4K字，每组4 Blocks，每Block 64个字。假设Cache开始是空的，CPU顺序从存储单元0，1，2到4351中读取字，然后再重复这样的取数9次，Cache速度是主存速度的10倍，采用LRU替换算法， 假定块替换的时间忽略不计，计算采用Cache后的加速比。 第2题 CACHE结构 块尺寸＝64字 组内块数＝4块 组数＝ 4K/(64*4)＝16 主存结构 组数：16 主存块数＝32K/64＝512 主存块/组＝512/16＝32 第2题 4352个主存字分配在68个主存块中 主存块0：主存字0～63 主存块1：主存字64～127 。。。 主存块63：主存字4032～4095 主存块64：主存字4096～4159 主存块65：主存字4160～4223 主存块66：主存字4224～4287 主存块67：主存字4288～4351 第2题 主存块?Cache组 68个主存块 16个Cache组 第2题－CACHE初始为空 第2题－第1次循环(块0～块63) 第2题－第1次循环(块64～块67) 第2题－第2次循环(块0～块3) 第2题－第2次循环(块4～块15) 第2题－第2次循环(块16～块19) 第2题－第2次循环(块20～块31) 第2题－第2次循环(块32～块35) 第2题－第2次循环(块36～块47) 第2题－第2次循环(块48～块51) 第2题－第2次循环(块52～块63) 第2题－第2次循环(块64～块67) 第2题－规律 第1次循环(单位：块) 主存块0~63：失效 主存块64~67：失效替换 因“块替换的时间忽略不计”?等价于仅存在失效 块失效次数：68 第2次循环～第10次循环(单位：块) 映射到组0~3的20个主存块：失效替换 主存块：0~3，16~19，32~35，48~51，64~67 其余48个主存块：全部命中 块失效次数：20×9 块命中次数：48×9 第2题 块失效 vs. 块命中(单位：块) 块失效次数：68＋20×9＝248 块命中次数：48×9＝432 块失效 1次字失效，63次字命中 块命中 64次字命中 CPU读存储器总计 Cache失效次数