《精》计算机组成原理唐朔飞第2版.pptVIP

1. 用户可见寄存器 (1) 通用寄存器 三、 CPU 的寄存器 存放操作数 可作 某种寻址方式所需的 专用寄存器 (2) 数据寄存器 存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据 (3) 地址寄存器 存放地址，其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针 (4) 条件码寄存器 存放条件码，可作程序分支的依据 如 正、负、零、溢出、进位等 8.1 2. 控制和状态寄存器 (1) 控制寄存器 PC 控制 CPU 操作 (2) 状态寄存器 状态寄存器 其中 MAR、MDR、IR 用户不可见 存放条件码 PSW 寄存器 存放程序状态字 PC 用户可见 3. 举例 Z8000 8086 MC 68000 MAR M MDR IR 8.1 四、 控制单元 CU 和中断系统 1. CU 产生全部指令的微操作命令序列 组合逻辑设计 微程序设计 硬连线逻辑 存储逻辑 2. 中断系统 参见 第４篇 五、ALU 参见 8.4 节 参见 第６章 8.1 一、 指令周期的基本概念 1 . 指令周期 取出并执行一条指令所需的全部时间 完成一条指令 执行 取指、分析 取指阶段 取指周期 执行阶段 执行周期 （取指、分析） （执行指令） 指令周期 取指周期 执行周期 2. 每条指令的指令周期不同 取指周期 指令周期 取指周期 执行周期 指令周期 NOP ADD mem MUL mem 8.2 取指周期 执行周期 指令周期 … 3. 具有间接寻址的指令周期 4. 带有中断周期的指令周期 取指周期 间址周期 指令周期 执行周期 取指周期 间址周期 指令周期 执行周期 中断周期 8.2 5. 指令周期流程 取指周期 执行周期 有间址吗？ 有中断吗？ 间址周期 中断周期 是 是 否 否 8.2 6. CPU 工作周期的标志 CPU 访存有四种性质 取 指令 取 地址 取 操作数 存 程序断点 取指周期 间址周期 执行周期 中断周期 FE D IND D INT D CLK 1 FE 1 IND 1 EX 1 INT EX D CPU 的 4个工作周期 8.2 1. 取指周期数据流 二、 指令周期的数据流 MDR CU MAR PC IR 存储器 CPU 地址总线 数据总线 控制总线 IR +1 8.2 2. 间址周期数据流 MDR CU MAR CPU 地址总线 数据总线 控制总线 PC IR 存储器 MDR 8.2 3. 执行周期数据流 4 . 中断周期数据流 不同指令的执行周期数据流不同 MDR CU MAR CPU 地址总线 数据总线 控制总线 PC 存储器 8.2 一、如何提高机器速度 1. 提高访存速度 2. 提高 I/O 和主机之间的传送速度 提高整机处理能力 高速芯片 Cache 多体并行 I/O 处理机 DMA 多总线 通道 高速器件 改进系统结构 ，开发系统的并行性 中断 3. 提高运算器速度 高速芯片 改进算法 快速进位链 二、系统的并行性 时间上互相重叠 2. 并行性的等级 指令级（指令之间） 　　　（指令内部） 过程级（程序、进程） 两个或两个以上事件在 同一时刻 发生 两个或两个以上事件在 同一时间段 发生 并行 1. 并行的概念 粗粒度 软件实现 细粒度 硬件实现 并发 同时 8.3 取指令 3 执行指令 3 三、指令流水原理 2. 指令的二级流水 1. 指令的串行执行 取指令 取指令部件 完成 总有一个部件 空闲 指令预取 若 取指 和 执行 阶段时间上 完全重叠 指令周期 减半 速度提高 1 倍 … 执行指令 执行指令部件 完成 取指令 1 执行指令 1 取指令 2 执行指令 2 取指令 3 执行指令 3 取指令 2 执行指令 2 取指令 1 执行指令 1 8.3 必须等 上条 指令执行结束，才能确定 下条 指令的地址， 造成时间损失 3. 影响指令流水效率加倍的因素 (1) 执行时间 取指时间 (2) 条件转移指令 对指令流水的影响 解决办法 ？ 取指令 部件 指令部件 缓冲区 执行指令 部件 猜测法 8.3 4. 指令的六级流水 六级流水 14 个时间单位 串行执行 6 × 9 ＝ 54　个时间单位 完成 一条指令 6 个时间单位 CO FO EI WO DI FI CO FO EI WO DI FI CO FO EI WO DI FI CO