原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
多功能数字电子钟的顶层文件 EDA Pro2K实验系统介绍 可用资源 8个数码显示（含8421译码） 可显示0～9，A～F 8个LED发光管显示 1个带驱动的小型扬声器（蜂鸣器） 8个按键 4组时钟源 可用资源使用方法——引脚分配（锁定） 课程设计简述 结束 ! /* ttl74ls194 */ else case ({S1,S0}) 2b00: begin Q=Q;end 2b01:begin Q=Q1; Q[0]=DSR;end 2b10:begin Q=Q1;Q[3]=DSL;end 2b11: begin Q=D;end default:begin Q=4bx;end endcase end endmodule /*v60u*/ module v60u(q,t33,reset,clk,en); output [7:0] q; output t33; input reset,clk,en; reg [7:0] q; reg t33; always @(posedge clk or negedge reset) if(!reset) q=0; else if(!en) begin if((q[7:4]==5)(q[3:0]==9)) begin q[7:0]=0; end ⒓ 时序逻辑电路五: 加60进制 （8421BCD）计数器 /*v60u*/ else if(q[3:0]==9) begin q[3:0]=0; if(q[7:4]==5) q[7:4]=0; else q[7:4]=q[7:4]+1; end else q[3:0]=q[3:0]+1; assign t33=q[5]q[4]~q[3]~q[2]q[1]~q[0]; //assign t33=(q==8h32)? 1:0; end endmodule 仿真波形 /*v60d*/ module v60d(clr,ld,clk,hr,lr,alarm); output[3:0] hr,lr; output alarm; reg [3:0] hr,lr; wire ala; input clr,ld,clk; wire clr,ld,clk; reg c; assign alarm=ala; always @(posedge clk or negedge clr or negedge ld ) begin if(!clr) begin {hr,lr} = 8h00 ; c =1b0;end ⒔ 时序逻辑电路六: 递减60进制 ( 8421BCD)计数器 /*v60d*/ else if(!ld) begin {hr,lr} = 8h60 ; c =1b1;end else if (({hr,lr} == 8h00) c) begin {hr,lr} = {hr,lr};end
文档评论（0）