数字电路实验Multisim仿真.docVIP

下载本文档

975
0
约 54页
2017-01-18 发布于河南
举报
版权申诉

数字电路实验Multisim仿真.doc

1、本文档共54页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字电路实验Multisim仿真

实验一逻辑门电路与非门逻辑功能的测试 74LS20（双四输入与非门）仿真结果输入输出电压（V）输出逻辑状态 A B C D Y 0 0 0 0 5 1 0 0 0 1 5 1 0 0 1 1 5 1 0 1 1 1 5 1 1 1 1 1 0 0 二、或非门逻辑功能的测试 74LS02（四二输入或非门）仿真结果：输入输出电压（V）输出逻辑状态 A B Y 0 0 5 1 0 1 0 0 1 0 0 0 1 1 0 0 三、与或非门逻辑功能的测试 74LS51（双二、三输入与或非门）仿真结果：输入输出 A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 四、异或门逻辑功能的测试 74LS86（四二输入异或门）各一片仿真结果：输入输出 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 二、思考题 1. 用一片74LS00实现Y = A+B的逻辑功能； 2. 用一片74LS86设计一个四位奇偶校验电路；实验二组合逻辑电路分析半加器的逻辑功能输入输出 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 二. 验证三线-八线译码器的逻辑功能 S1 S2 S3 A2 A1 A0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 0 φ φ φ φ φ 1 1 1 1 1 1 1 1 φ 1 1 φ φ φ 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 3. 验证数据选择器的逻辑功能 4.思考题（1）用两片74LS138接成四线-十六线译码器 0000 0001 0111 1000 1111 （2）用一片74LS153接成两位四选一数据选择器；（3）用一片74LS153一片74LS00和接成一位全加器（1）设计一个有A、B、C三位代码输入的密码锁（假设密码是011），当输入密码正确时，锁被打开（Y1=1），如果密码不符，电路发出报警信号（Y2=1）。以上四个小设计任做一个，多做不限。还可以用门电路搭建实验三触发器及触发器之间的转换 D触发器逻辑功能的测试(上升沿) 仿真结果; CP D Sd Rd Q Q × × 1 1→0 0 1 × × 1 0→1 0 1 × × 1→0 1 1 0 × × 0→1 1 1 0 × × 0 0 0 1 D CP Qn+1 Qn=0 Qn=1 0 1 1 0→1 0 0 1 1 1→0 0 0 1 1 1 0→1 1 1 1 1 1→0 1 1 JK触发器功能测试（下降沿） Q=0 Q=0略 J K CP Qn+1 Qn=0 Qn=1 0 0 1 1 0→1 1→0 0 1 0 1 0 1 1 1 0→1 1→0 0 1 0 0 1 0 1 1 0→1 1→0 0 1 1 1 1 1 1 1 0→1 1→0 0 1 1 0 思考题：（1）（2）（3）略实验四寄存器与计数器 1.右移寄存器（74ls74 为上升沿有效） 2.3位异步二进制加法，减法计数器（74LS112 下降沿有效）也可以不加数码显示管 3.设计性试验（1）74LS160设计7进制计数器（74LS160 是上升沿有效，且异步清零，同步置数）若采用异步清零：若采用同步置数：（2）74LS160设计7进制计数器略（3）24进制 83进制