重慶大学计算机硬件基础复习题5.docVIP

计算机硬件技术基础复习题 填空（20分） (1)在实地址方式下，中断类型码为4的中断矢量存放的起始内存地址为 0010h ，共占 4 字节。 （2）微型计算机总线结构包含 控制总线 、 数据总线 、 地址总线 三总线。 （3）8位二进制是有符号数补码，其十进制值为 -128 ，若是无符号数，其十进制值为 128 ，若是压缩BCD码，其十进制值为 80D 。 （4）80486内部结构由8个逻辑单元组成，其中 高速缓存单元 和 浮点处理单元 是80486特有的。这点些逻辑单元支持80486按 6 级流水线工作。 （5）80486CPU的虚拟存储管理技术中，分段机制将 逻辑 地址变换为线性地址，而分页机制将线性地址变换为在地址总线上传送的 物理 地址。 （6）CPU某扩展存储器芯片的可寻址地址范围为1000H—17FFH，则其存储容量为 2k 字节。 (7)8254有 3 个通道，各有 6 种工作方式，其中 方式1 为硬件可重触发单稳方式。 （8）8254通道0工作在二进制定时方式，若输入脉冲频率为2MHz，要实现1ms定时输出，则其初值为 2000 。 （9）如果当前AX寄存器值为1234H，若执行NEG AX后，AX值为 EDCC ，若执行NOT AX后，AX值为 EDCBH 。 （10）80486在执行子程序调用时，将自动依次把 cs 和 IP 寄存器的值压入堆栈。 单项选择题（10分） 在保护模式下，80486段的长度最大可达：（ d ） a) 64K 字节 b) 1M字节 c) 16M 字节 d) 4G字节 （2）下面数据载体中，按容量递增，速度递减排列的是（ a ） CPU内部寄存器、高速缓存器、内存储器 高速缓存器、CPU内部寄存器、内存储器 内存储器、CPU内部寄存器、高速缓存器 内存储器、高速缓存器、CPU内部寄存器 （3）若要求8255A PA口工作在方式1输入，且要允许中断，则可选择下面（ b ）作为方式控制字。 a)90h b)b0h c)80h d) 30h （4）8259A工作在自动优先级循环方式下，当前IR5上的中断请求已被响应并返回，则8个中断源中优先级最高的是（ C ） a)IR0 b) IR4 c)IR6 d)IR5 （5）机器周期（总线周期）、时钟周期、指令周期的关系为：（ B ） 一个时钟周期包含几个总线周期，一个指令周期又包含几个时钟周期 一个总线周期包含几个时钟周期，一个指令周期又包含几个总线周期 c) 一个总线周期包含几个时钟周期，一个时钟周期又包含几个指令周期 d) 一个总线周期包含几个指令周期，一个指令周期又包含几个时钟周期 判断正误，错误的简单说明理由，并修改（16分） （1）超流水线结构和超标量结构是同一概念 答：错误，二者不是同一概念。 超流水线结构是指CPU由多个逻辑部件组成因而所支持的多级流水线结构。超标量结构是指在CPU内部存在两条或两条以上的流水线。 （2）80486在保护虚地址方式和虚拟8086方式采用相同的I/O保护机制。 答：错误，二者I/O保护机制有别。 80486在保护虚地址方式下对I/O的访问先考虑IOPL，若不满足再考察位于TSS高端的I/O允许位印象区。 而虚拟8086方式只考察I/O允许位印象区。 （3）高速缓存的主要功能是扩充内存容量。 答：错误，用于提高内存访问速度。 （4）通过8259A与CPU相连接的外设只能用中断方式与CPU交换信息 答：错误，还可用查询方式。 通过写入OCW3，可指定8259工作在查询方式，此时CPU可查询8259的偶地址得到有无中断请求及最高优先级编码，从而转向相应的程序。 简答（24分） （1）简述三线菊花链总线仲裁的原理及其优缺点。 P239 （2）举例说明组合BCD码相加后（DAA）的调整原则。 答：对运算结果进行以下的调整 +06调整：最高位无进位且高半字节为正常BCD码，低半字节有进位或非法BCD码 +66调整：最高位有进位或高半字节为非法BCD码，低半字节有进位或非法BCD码 +60调整：最高位有进位或高半字节为