《PCIE学习资料.docVIP

White Paper 了解 PCI Express的基本工作原理 Synopsys产品市场营销经理Scott Knowlton 2007年9月 从并行转向串行 PCI Express?（或称PCIe?），是一项高性能、高带宽，此标准由互连外围设备专业组（PCI-SIG）制 订，用于替代PCI、PCI Extended (PCI-X)等基于总线的通讯体系架构以及图形加速端口（AGP）。 转向PCIe主要是为了实现显著增强系统吞吐量、扩容性和灵活性的目标，同时还要降低制造成本，而这 些都是基于总线的传统互连标准所达不到的。PCI Express标准在设计时着眼于未来，并且能够继续演 进，从而为系统提供更大的吞吐量。第一代PCIe规定的吞吐量是每秒2.5千兆比特（Gbps），第二代规 定的吞吐量是5.0 Gbps，而最近公布PCIe 3.0标准已经支持8.0 Gbps的吞吐量。在PCIe标准继续充分利 用最新技术来提供不断加大的吞吐量的同时，采用分层协议也便于PCI向PCIe的演进，并保持了与现有 PCI应用的驱动程序软件兼容性。 虽然最初的目标是计算机扩展卡以及图形卡，但PCIe目前也广泛适用于涵盖更广的应用门类，包括网络 组建、通信、存储、工业电子设备和消费类电子产品。 本白皮书的目的在于帮助读者进一步了解PCI Express以及成功PCIe成功应用。 PCI Express基本工作原理 拓扑结构 本节介绍了PCIe协议的基本工作原理以及当今系统中实现和支持PCIe协议所需要的各个组成部分。本节 的目标在于提供PCIe的相关工作知识，并未涉及到PCIe协议的具体复杂性。 PCIe的优势就在于降低了复杂度所带来的成本。PCIe属于一种基于数据包的串行连接协议，它的复杂度 估计在PCI并行总线的10倍以上。之所以有这样的复杂度，部分是由于对以千兆级的速度进行并行至串 行的数据转换的需要，部分是由于向基于数据包实现方案的转移。 PCIe保留了PCI的基本载入-存储体系架构，包括支持以前由PCI-X标准加入的分割事务处理??。此 外，PCIe引入了一系列低阶消息传递基元来管理链路（例如链路级流量控制），以仿真传统并行总线的 边带信号，并用于提供更高水平的???和功能性。此规格定义了许多既支持当今需要又支持未来扩展 的??，同时还保持了与PCI软件驱动程序的兼容性。PCI Express的先进??包括：自主功率管理； 先进错误报告；通过端对端循环冗余校验（ECRC）实现的端对端可靠性，支持热插拔；以及服务质量 （QoS）流量分级。 而一个经简化的系统拓扑结构包括了4种功能类型：根联合体、交换器、端点和桥接器，如图1所示。每 条虚线均代表着2个PCIe设备之间的一条连接，这种连接被称为链路。 CPU GFX Chip Set with Root Complex Memory PCI PCIe to PCI Bridge Endpoint Switch Endpoint Endpoint 图1 4种PCIe功能类型 ?2008 Synopsys, Inc. 2 ? 根联合体用于初始化整个PCIe结构并配置每条链路。根联合体通常用于将中央处理器（CPU）与其它3 项功能之中的一个或多个相连接，包括PCIe交换器、PCIe端点和PCIe-PCI桥接器。 ? PCIe交换器用于将数据向下游路由给多个PCIe端口，以及从每个独立端口将数据向上游路由至单一的 根联合体。PCIe交换器也可以从一个下游端口灵活地向另一个下游端口路由数据（对等），不再局限 于传统PCI系统所要求的严格的树形结构。 ? 端点通常驻留在应用内，用于在系统中将应用连接到PCIe网络。端点具有请求和完成PCIe事务处理的 功能。此系统内的端点数量通常多于其它任何类型的PCIe组件。 ? 桥接器用于将PCIe与其它PCI总线标准（如PCI/PCI-X）相连接，适用于那些同时采用了这些体系架构 与PCIe的系统。 PCIe协议规格 PCIe规格内所定义的此协议遵循的是开源促进会（OSI）模型。此协议分隔成5个基本层，如图2左侧所 示。本节对机械层和物理层进行了综述；后续各节将针对链路层、事务处理层和应用层进行说明。 xx Transaction Link xx PIPE xx Transaction Link xx Logical State machines for Link Training and Status State Mach