《SignalTapⅡ的使用方法.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《SignalTapⅡ的使用方法

Quartus Ⅱ应用深入(SignalTap Ⅱ的使用方法) 新建项目: 新建Verilog文件: 输入代码: module CNT2LED(CLK,RST,EN,LOAD,DATA,COUT,LED,DOUT,SCL); input CLK,RST,EN,LOAD; input[3:0] DATA; output COUT,SCL; output[3:0] DOUT; output[6:0] LED; wire[6:0] led; CNT10 inst( .CLK(CLK), .RST(RST), .EN(EN), .LOAD(LOAD), .DATA(DATA), .COUT(COUT), .DOUT(DOUT) ); DECL7S inst1( .A(DOUT), .LED7S(led) ); assign LED=~led; assign SCL=0; endmodule 保存CNT2LED module CNT10 (CLK,RST,EN,LOAD,COUT,DOUT,DATA); input CLK; input EN; input RST ; input LOAD; input [3:0] DATA; output [3:0] DOUT; output COUT ; reg [3:0] Q1; reg COUT; assign DOUT = Q1; always @(posedge CLK or negedge RST) begin if(!RST) Q1= 4b0000; else if(!EN) begin if(!LOAD) Q1= DATA; else if(Q19) Q1= Q1+1; else Q1= 4b0000; end end always @(Q1) if (Q1==4h9) COUT = 1b1; else COUT = 1b0; endmodule module DECL7S(A,LED7S); input[3:0] A; output[6:0] LED7S; reg [6:0] LED7S; always@(A) case(A) 4b0000: LED7S=7b0111111; 4b0001: LED7S=7b0000110; 4b0010: LED7S=7b1011011; 4b0011: LED7S=7b1001111; 4b0100: LED7S=7b1100110; 4b0101: LED7S=7b1101101; 4b0110: LED7S=7b1111101; 4b0111: LED7S=7b0000111; 4b1000: LED7S=7b1111111; 4b1001: LED7S=7b1101111; 4b1010: LED7S=7b1110111; 4b1011: LED7S=7b1111100; 4b1100: LED7S=7b0111001; 4b1101: LED7S=7b1011110; 4b1110: LED7S=7b1111001; 4b1111: LED7S=7b1110001; default: LED7S=7b0111111; endcase endmodule 输完代码后编译: 查错改错,通过后可进行一次全编译,之后进行管脚分配 管脚分配: 查电路原理图 分配脚: 放大 全编译,出现错误 Error: Cant place multiple pins assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) Info: Pin LED[5] is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) Info: Pin ~ALTERA_nCEO~ is assigned to pin location Pin_101 (IOPAD_X34_Y18_N21) 原因:1

文档评论(0)

lunwen1978 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档